tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

* V8 z6 m/ v8 Z! u' M: y5 o
+ o& f, I# g8 W! @$ D7 ^1 E各位前輩好

小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

, J# y4 X  ~7 q小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
6 K1 T( R0 K' v9 U7 |
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況


3 b/ @* P- t" l0 v! B以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
3 F# J8 Z& c- Z$ K% @8 `: G! S, s# B
5 r5 r! q9 W# E* ?+ r1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
# c6 w) V& f% {5 W
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

! n1 K3 @0 M% Y2 A) q5 ?我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
( P0 L" `! Y+ w5 C! L: _* y0 o

4 m5 I" t2 b0 m3 s. f
- v  j* D! k+ \. {/ u/ V0 Z; `2 A( S若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

6 _2 z  {, |+ V' V2 R一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

- `+ Z' `, ], d0 e9 Z請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了