tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

各位前輩好

1 v: U% u! L6 l3 G; S小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

& L1 y; [3 C$ v小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
+ y% n  w9 w& y( U/ ]1 ?
% s% \5 [, Z0 Q( C. Q6 M在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

: B; L0 `8 i: b- {) J但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
7 Z' P1 M7 n8 Q9 m- H$ J9 z
; R' x& X( s. W. R+ P9 u8 ?& N
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

  H# G9 y+ c( ?- G- Y9 R' ~1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
7 u! `! ^" A* S0 I0 F
# p7 s# G. t! F' d2 p5 s我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
1 f  e6 M& C! ^& t
* |, _4 e. z3 R" n/ N( Q! Y9 v
' K: d& _0 a' d3 _8 s, u) g7 y6 S3 d
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
0 a6 F1 }. a6 Y0 o$ w) X
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
- u4 r( p3 A1 V! D
, ~$ l% A* V3 A* T8 L, D" Y請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了


* ?1 w4 \$ s, Y5 ^$ Z# {