加入T18 ESD IOPAD之後 VSSE的gnd 會短路到所有port

DBL

大家好
3 _; C' v* L% A* H1 S
- |$ z% c6 p3 X8 P+ I9 m4 j  b在完成晶片的core之後要打上PAD去做靜電防護
5 O. E8 b, ^. l. r$ y
但是我的VSSE PAD的接地端卻短路到所有AIN_18的port

造成LVS驗證顯示短路

因為用的是TSRI給的library

/ c  o& N; \2 ~3 C) w: R; l4 i+ H  Z發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的

而且製程檔中給的一顆範例layout我也跑不過LVS QAQ

8 W9 P8 y8 _, y* L是stream in 的時候就有問題了嗎?

3 W" o) \) g: {* u, F- ]7 O- f請問有人有遇過類似的問題嗎 謝謝大家