[問題求助] Cylone V GT 的clock control 輸出問題

電梯直達

1^#

發表於 2022-7-22 13:48:47 | 只看該作者回帖獎勵

大家好，初學FPGA，請多多指教。
利用FPGA 當作PWM進行除頻後輸出，控制輸入clock 頻率為200MHz至300MHz經過除頻能夠正常輸出訊號，超過於300MHz或是低於200MHz卻無法得出訊號(可控制頻率為810MHz至10MHz)，想請教為甚麼在沒有超過控制頻率卻無法正常輸出呢？

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

回復

GMT+8, 2024-12-28 06:00 PM , Processed in 0.144009 second(s), 17 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員