設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 2020 IC設計競賽問題
返回列表 發新帖
查看: 2222|回復: 0
打印 上一主題 下一主題

[問題求助] 2020 IC設計競賽問題

[複製鏈接]
YMCK
跳轉到指定樓層
1#
發表於 2022-3-2 00:56:52 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位版上大神大家好，小弟最近在練習設計競賽的歷屆試題，要用計數器的方式完成一個倍頻電路，題目的建議架構如下8 Y0 O: D/ I" z& j- F
利用高頻取樣的方式讓計數器數到11的時候就去觸發OUT反向，但是題目有要求輸出訊號之傳輸延遲時間均需小於 2ns，但是我的延遲一直不會收斂，想請教各位大神有什麼電路架構可以使我的傳輸延遲收斂，感謝各位大神幫助
; ?2 s& V- g/ G% U3 Y: Q

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 07:58 AM , Processed in 0.105006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表