|
Dear all,
0 i! j! n; x/ X: W; D小弟日前看到一篇 Intel 所作的current DAC$ [& O/ x9 o0 t7 I1 N
0 t: ~4 T. @7 G# C; T" U
有許多地方看的不是很懂,上來尋求各位大神- v+ u8 a: U q! R) T+ q# Z2 }' w
4 x: A) e' a4 s
問題如下,: B/ O( r' l5 O" g+ z, c$ \/ \( N
" ~+ M& }9 O4 C" ]6 S
1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思? 9 B, E& N, h% w
- N0 Z" ]" K1 @/ F
2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?% U0 j5 [6 C8 {0 |8 B
. }) g( \$ p- Q& y$ T; h6 |$ c3 A! W
3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神$ A+ Z; t+ J3 \$ J' b
0 o5 k9 y/ u" N+ I9 d
4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ...... 1 Q9 q0 S/ t0 {( {" [
# [6 |5 ^& q8 x' U" i8 O小弟我才疏學淺,麻煩各位大神多多指點
8 a( m1 f+ W, w; J9 r r/ t9 t3 b' |8 c- X, `
感謝 感謝
4 l' s4 U$ L' Q$ O
. b |4 | m0 W4 i4 [" x0 IAllen.' h' A4 f* H& t8 B+ F: |4 r8 o% M( `
3 G/ u: h+ y8 b, W5 C8 \3 K0 J/ d4 C! h0 n% g1 ^
! b" @' c6 w' ~% T
, t/ |& p$ \& f0 O5 g |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|