|
Dear all,! D: a! Q3 c7 s) I/ \7 o% l
小弟日前看到一篇 Intel 所作的current DAC2 z# ~9 C9 e Q% I( k
7 ` I* [+ J0 Q' [; p( B# O: D& j有許多地方看的不是很懂,上來尋求各位大神; T$ R2 }8 G) A& J! h
. {* O/ G7 Y. P- k* y
問題如下,
" A* ]7 g/ C0 k- f; n7 U# J& e' \+ o$ w2 V( g$ \ {
1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思?
: k' g' x2 x& C4 v7 L' V; ]
1 S8 M* J8 [1 [( U+ G2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?
1 e$ W# a) w$ }; Q# M# c! q* M# C A( Z! \1 j# H8 n, _
3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神
) S1 n+ P0 b! S0 Z D2 ~7 Y2 ~" W! R
4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ...... ; ]: n1 q( ?2 e) S
; Z' J* q7 r5 ]2 @$ y5 z. e! w) p/ Z' B' `小弟我才疏學淺,麻煩各位大神多多指點
' ?) |: ^6 ~ i
# }. U4 c8 P9 ?: z0 q% ]感謝 感謝
/ j/ \6 T @( ]
4 p/ `6 b+ S% Y: |, A9 i# @Allen., |1 B/ q, {. K. r+ ^& {
2 b# l$ _9 H( s+ g1 t! k1 l6 ^
1 j' ^! p) p3 q- N1 p9 w/ {5 z8 I9 @3 G8 f2 ]5 z
8 S+ |9 r: w2 Z$ B7 |) j6 w% f" _ |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|