|
請問各位大大近日有更新virtuoso' Q- E+ g4 s }2 r; I/ W n- c
更新後跑LVS時卻抓不到port / @" i6 g) }% M6 Q& _5 ?$ j
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1 ^+ G* a2 |. x' z
3 } |0 W4 L" K: ]. t; T我有試過改成pin 也是無法/ Y. H; j7 s! h
(在virtuoso更新前是使用TEXT是成功的)
; Y7 i6 S6 ]) v, ^- t2 j也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port
! V1 n9 p$ P. s% s! ^, f$ J9 k$ P# D5 o- O9 |3 e; z
4 D2 }- O# m# `8 c4 p0 R2 V! C) N
, ^0 Q; B7 e/ d' q1 u6 Y空接label 照理來講會寫 某port未連接在導線上
1 K6 ]1 x; c, J2 T- k9 X但是目前連警告都沒顯示
9 v1 Z# X: k) O) J% h `所以確認 他是沒認到TEXT這東西
6 z3 i" I5 l# L3 y. t D9 X5 e
, N4 c- m6 _5 b
9 }9 f' v. |* O& u. ~# W
7 S# z1 U2 m* ]網路爬文雖然有很多人討論抓不到port問題- a( U! h0 s( H" u
但是很多解答都是選錯purpose 或者 直接忽略port
! P8 V# y1 x. M, e* ]7 o- G所以想問各位大大該如何解決 謝謝!!5 i H& q2 g+ A# x
; i* M5 G2 Q% @9 h' ^5 o! E/ S1 i目前是以inverter測試* J: E o- K0 Z5 L4 k5 p, |
輸入輸出腳in out
# Z# _; U" g& U i ?9 b" G- h電源接地 vdd! gnd!
4 A3 c2 `' _+ F* J
* |1 K3 Q7 ~/ b% o) f( I" f1 b& b. [
錯誤訊息:5 @/ y+ a+ K' `& A0 E' @
WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
) {- q( O. u- W; M! H7 z! _ l5 GWARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted." U5 I# Y1 @) b; p9 X) G7 ?' V
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.
+ h3 s; e# n( J+ E& V/ r' ^WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.% v3 o U0 w; s8 {" E3 h' }- F
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript
0 m4 }( o D9 s: o' J) h" K
3 M! j4 P0 W% j% I' b4 ]' Q V; a) ]# i# q6 c9 u; U
0 a$ a" u: J0 r9 e0 }' ^: B
8 y4 u) C5 k4 I% l |
|