想問關於LVS 抓不到port問題

kminmin1

請問各位大大近日有更新virtuoso
  W2 `: U' l2 Q. p, U; E2 p更新後跑LVS時卻抓不到port
1 R9 q0 U6 T+ t8 l; }9 n  z8 wLAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1

& t! `: `( V8 ~0 W3 _# L我有試過改成pin 也是無法
0 ~! `2 T3 D$ D. ?4 m5 o(在virtuoso更新前是使用TEXT是成功的)
2 f3 w0 ~2 v3 M) `6 S: K8 w( ^也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port

2 Z! f2 K6 }  ^: X

空接label 照理來講會寫 某port未連接在導線上
7 @: R6 W+ X. d! S3 |7 }' \" w但是目前連警告都沒顯示
8 F5 q: ?$ o  p8 @  c, w所以確認 他是沒認到TEXT這東西
: ]) L, J% L6 `+ d* x


網路爬文雖然有很多人討論抓不到port問題
但是很多解答都是選錯purpose 或者 直接忽略port
1 q3 z6 ?7 c0 g  z0 A$ ~; i7 @所以想問各位大大該如何解決 謝謝!!
  V# L0 W/ f! }
目前是以inverter測試
輸入輸出腳in out
# {( y; ?! M& U1 H, s4 X電源接地 vdd! gnd!

3 x( |, K" [: G7 ]
錯誤訊息:
1 {2 p3 ?2 r( c, l7 @$ L; tWARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.
( j+ L/ f: T+ i. PWARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript

1 e' d7 X( n6 N: H, |7 _