|
請問各位大大近日有更新virtuoso
8 W2 G& P/ k# ^1 }3 Q, f更新後跑LVS時卻抓不到port 0 ?7 I: o7 q" Q+ J
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME12 f7 W' q# t0 t8 p: E1 q
. ?$ ~1 \* M+ N! b我有試過改成pin 也是無法
& p) H, I$ V/ X, x1 X! Z0 Y& |(在virtuoso更新前是使用TEXT是成功的)4 C1 ?" _4 l1 v' }) X7 p, F+ K' f# G8 P
也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port
! N6 x/ O, B8 L7 L
0 R5 A3 Z/ _5 r o3 v) I4 y' C* `6 ]5 _9 L9 y2 F
1 e: }9 G8 U8 H4 q4 T6 q4 P
空接label 照理來講會寫 某port未連接在導線上 m" r0 g5 R+ C" o1 }* n
但是目前連警告都沒顯示$ C3 c0 m# }! ~) D; C
所以確認 他是沒認到TEXT這東西& b$ x. [" u+ I1 i, o
$ t6 N& s5 l0 ^; f. B0 J2 f
6 a# H: |, ~ t& g! |5 l! g* Y$ X% b+ m: O) Z. x
網路爬文雖然有很多人討論抓不到port問題
/ b3 \6 S7 u, R F+ @但是很多解答都是選錯purpose 或者 直接忽略port# v0 i) ?' l$ V5 T
所以想問各位大大該如何解決 謝謝!!1 d/ g8 k7 y! s6 p+ }- V# Q8 N
+ Y$ e; A+ T7 L; Z
目前是以inverter測試
4 m6 V1 s, i! S V4 C$ A( e% @; z輸入輸出腳in out
1 W% t \* W! k! b# y8 e6 H電源接地 vdd! gnd!
* }( ~6 h9 ~' d& p/ O+ }! {1 H3 H& X5 g+ ~' f" r
- K, q1 M2 m/ w9 [" Y, ^% a/ A% A! s
錯誤訊息:
& W" | P/ f4 eWARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.. t" _5 }4 z& R; A5 _6 j* U
WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.# O0 t( y7 y J5 h1 T
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.1 Z4 |$ G$ H' q7 J2 ^) K
WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.2 s7 x1 [! h7 x: c& d
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript
6 C: O3 ]' r/ N8 o- o, f5 o. F# P, B# V
$ |5 W5 ~( F8 U! z+ {( \/ J( Y9 }5 p& j6 b3 t9 V3 ?3 V/ u |
% F F6 t& m" T8 |
|
|