|
請問各位大大近日有更新virtuoso- C. v a5 R0 V4 N' f9 b7 Q: J
更新後跑LVS時卻抓不到port ! g& `4 i) Q) K7 I$ ]
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1
+ ~( s- y. d: B+ K" i# ?' A* `/ R' M+ a
我有試過改成pin 也是無法
. s$ J2 j6 W: c' j/ @7 [ Z" R(在virtuoso更新前是使用TEXT是成功的)
: c$ J; t8 K' M8 S2 J/ Q. u也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port$ ~. J$ R3 x/ X8 A0 p9 C z! Y
( a! K& ]& C& |4 j$ i B9 u
! ~. ]6 q* p- E8 d' L
# s1 a0 q! n+ g$ A2 V( N! X空接label 照理來講會寫 某port未連接在導線上
5 h( W7 n- a* G4 E0 f$ x) D9 K但是目前連警告都沒顯示7 l; Y5 [3 T2 `, O
所以確認 他是沒認到TEXT這東西
: y0 A. J/ V0 N& D3 T6 p
1 B$ o$ z8 ^6 }: b! \
) t$ L/ b# d" w( Z. t9 r9 }" a3 u
" j" I; F9 e/ A$ g$ A9 o網路爬文雖然有很多人討論抓不到port問題9 i$ j. |+ {4 Z9 G
但是很多解答都是選錯purpose 或者 直接忽略port
; T: r; b7 J3 X% n所以想問各位大大該如何解決 謝謝!!3 _5 g$ |9 @; K% G/ c& V' H9 s3 i
0 i( r, b; W8 P$ F3 i+ f
目前是以inverter測試' y) k' U; t7 S( D! M( d; {* W, X: H
輸入輸出腳in out7 g) w0 [! W% V" L% a+ [- b
電源接地 vdd! gnd!5 g* @- V! B$ A- G; x: Y
: N o3 I4 K% {0 L' n
$ a- j" R! N/ @" O) m" j錯誤訊息:6 W R$ W+ s7 s. r, E' E1 {
WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
& \' F, C# |- [/ F0 o* `. SWARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.
5 Y- A7 b8 { ^$ v# iWARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.7 F: K( R, W, B! {5 L2 {/ h7 c
WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.6 g1 T1 X# n* f4 z& `1 z
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript: R% |% {0 L+ @/ z9 d3 C$ N- w
1 j/ A) N$ P8 b, O
E( { K# M5 S3 k- a+ Z7 [/ G2 ^+ d+ J% F6 O- K
" z6 B/ @5 N3 D- T
|
|