CIC類比IC競賽決賽-電路除錯求救

tp6djpzj4

今年參加CIC競賽決賽遇到一些問題，想請教專家意見。
            
6 o* K! v+ u7 H# G  P. h這是今年決賽的電路圖，為6bit log DAC，使用0.35um製成，工作電壓3.3v。
1 \% k% q% O5 [  o" _, ~6 G0 i初始時會對63C充電至2v，再利用C減少63C儲存的電荷，最後用Buffer輸出。
6 F* V/ Z! E1 [% _0 Q4 {% {

. `" i& l& U9 ], Y% c( d1 o              
這是時序圖，CLKb為CLK的反相訊號。
% j, G2 u8 R  W' u9 B參數規格要求DNL<0.5 LSB，在比賽時確認有達到標準，但成績公布時DNL參數卻大於0.5 LSB。
以下是成績複查的結果
+ g, w! M0 d1 e0 c, ^# I5 C; `) c' Q         
在63個DNL數值中，前62個都正常，但為什麼在最後一點突然超標，
實在想不出哪裡出錯，拜託各位專家高手替我找出問題。
! H( @; ?: J- d& {* K2 b
1 q1 C  m9 h6 A+ l5 l

% g3 a6 s5 ^9 W( p

fordayever

如果確認63C及C charge sharing的結果都符合預期
可以看看Output buffer的input range足夠嗎?

YMCK

想請問樓主是比full custom的嗎