Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4070|回復: 2
打印 上一主題 下一主題

[問題求助] PLL相位噪聲擬合?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2017-4-19 15:02:53 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
各位大師,如果做一個PLL,PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
2 s8 B, j6 b. D- |& D' o1 E; O9 q使用PSS+Pnoise仿真,如何將各個模塊噪聲擬合。! H& P& n0 \; Q- b1 D" n
查了一些資料Matlab擬合,懇請各位分享有更好具體擬合方法?! A1 l  }: e- V, I% g3 t! ~
謝謝各位# N- y- Y2 q( n' t- t0 d
: Y! t& s2 o, K1 ]  m5 _7 D
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂7 踩 分享分享
3#
發表於 2022-10-8 16:10:06 | 只看該作者
就將各個block的noise 乘上noise transfer function " h; r  }- q! C( j3 w6 y5 f/ U
加總起來就可以了
  \! P4 Y3 ?1 H/ F7 _最後在看你要那種jitter 看要不要過一些transfer function
' [5 E# b8 m( s: Y  p  f都不過就是phase jitter  (名字很多 edge jitter absolute jitter)
2#
發表於 2021-12-21 16:50:55 | 只看該作者

1 `1 W* ?0 r, p最近在研究PLL與DLL, 感謝大大無私分享!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 01:02 AM , Processed in 0.102006 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表