Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4139|回復: 2

[問題求助] PLL相位噪聲擬合?

  [複製鏈接]
發表於 2017-4-19 15:02:53 | 顯示全部樓層 |閱讀模式
各位大師,如果做一個PLL,PFD/CP的電流噪聲、VCO及分頻器的相位噪聲7 s4 M5 @+ ^7 q. M% r* v
使用PSS+Pnoise仿真,如何將各個模塊噪聲擬合。& a6 f: Q+ i; d! h4 \
查了一些資料Matlab擬合,懇請各位分享有更好具體擬合方法?. V9 L- B% y. k- J
謝謝各位
+ K4 ?$ b$ T' z' \0 t
" x6 u! c4 _  B  f5 H  T4 v
發表於 2021-12-21 16:50:55 | 顯示全部樓層

( o- \' ~1 `3 c) Q# d最近在研究PLL與DLL, 感謝大大無私分享!!
發表於 2022-10-8 16:10:06 | 顯示全部樓層
就將各個block的noise 乘上noise transfer function ' ]3 C; ?# Y% D, {! ]. c
加總起來就可以了 , u( F- ?# g% {4 h; ~
最後在看你要那種jitter 看要不要過一些transfer function   D: z$ |: R8 ^# c; f% ^/ ?
都不過就是phase jitter  (名字很多 edge jitter absolute jitter)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-23 07:34 AM , Processed in 0.117014 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表