PLL相位噪聲擬合？

chip123_scott

各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
8 j: w; K+ `9 a1 l' l查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
# g. h/ t+ K0 b4 M8 l謝謝各位
3 o: c! V9 D* b3 v/ E; f

p12345q1

最近在研究PLL與DLL, 感謝大大無私分享!!

tony9211

就將各個block的noise 乘上noise transfer function
$ }. r& k& D7 V加總起來就可以了
$ B  c. e7 o$ b最後在看你要那種jitter 看要不要過一些transfer function
% w) O; G8 {2 O7 }都不過就是phase jitter  （名字很多 edge jitter absolute jitter)