【自強基金會】積體電路佈局設計人才養成班~廣受業界好評!

evillivest

【課程名稱】 【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)  
3 e3 q5 C* e) q" P9 W  ★欲參加課程，須報名06S313-1課程徵選會★  
( A1 m) p- Q; g: T7 S【課程代碼】 06S313
. x. H: w- j) M0 |1 u【上課時間】 2017/5/2-9/5，週一~週五，依開課當天課表上課。
$ n& ]  H# L8 w) V( @/ R% [【課程時數】366小時
8 h7 I( s) X* L: t【課程費用】工業局補助40,000元，學員只需自付55,000元。
, y, h4 ?; P2 G5 ?; E6 Y) A2 }2 ~【課程特色】 雖然2016年半導體產業的景氣維持下滑趨勢，但是研調機構預測2017年開始全球景氣會開始回升，半導體產業會為之成長。物聯網相關的處理、感測及通訊半導體元件對IC設計的貢獻，2017年會比較顯著。因此面對長遠之競爭態勢，台灣IC設計業者應積極透過人才招募，來回應半導體產業與市場結構變遷，以延續過去在智慧型手持裝置的優勢，持續攻占物聯網與穿戴裝置新市場。依據經濟部工業局2016-2018 IC設計資料產業人才需求調查推估IC設計產業2017-2018年持平情況之專業人才新增需求為4,400人以及5,200人。相對其他產業而言，該產業對於人力素質的要求較高，也因此形成了一道進入障礙。
$ I( w4 V- {$ E* R  F針對此落差，自強集合產、官、學、研的資源開辦「積體電路佈局人才養成班」，透過完整且實務緊密結合的課程訓練，讓原本是門外漢的你順利 「敲響」IC設計產業求職敲門磚，往科技新貴的夢想前進!  
  ^" B8 S# |$ W. A【修課條件】 1. 欲報名參加「自強積體電路佈局人才養成班」的學員。
' L3 A3 U  v( {% `) o3 {2. 大專以上畢業且欲從事此領域工作者，均可報 名本課程。
3. 男性學員須服完兵役或免服兵役方可參加。
9 d8 m0 P" e! t  t0 n$ z4. 此培訓以就業為主要目標，無就業意願 或有升學、進修意願者請勿報名!
  C9 v3 C& K$ N* ]+ }* `5 e% ?& ^5. 課前需參與4月20日14:00面試與測驗並正式錄取。
: L. K  |$ C0 k: D( ^【課程大綱】
基礎課程-
9 `3 q: h" T! Y0 N3 @( l- N☆SPICE電路模擬/混合訊號佈局/栓鎖效應及靜電放電防護佈局簡介(48小時)
% O' l8 u! L& G0 P5 {5 ~☆CMOS 0.5um低壓混合訊號製程技術原理(16小時)
2 O1 m/ o5 m  W/ }# c! Y  p+ {☆CMOS原理、設計與佈局(20.5小時)
( b4 ~2 J# B2 i9 m) b核心課程-
+ J' k* J; l8 f+ e/ B☆數 位電路設計原理與佈局設計(21小時)
☆高壓製程技術佈局(34.5小時)
☆高壓和低壓之主被動元件佈局 設計、實作技巧與驗證(43.5小時)
☆CMOS類比佈局設計、實作技巧與演算法(43.5小時)
* [8 X3 q0 v1 a, r+ {1 L' Y☆晶片系統整 合佈局實作與驗證(7.5小時)
☆CMOS ESD佈局設計、實作技巧與驗證(31.5小時)
$ K5 @, U$ m% b# m7 U# l實作課程-
! E$ k- l% j4 o$ T: F☆積體電路佈局軟體設定與操作(16小時)
4 F0 U/ O) }# @$ ]1 p3 }☆Calibre各種驗證除錯技巧養成(21小時)
# M7 h& c% p, X; Z0 P, t% p☆ 簡氏120秒快速佈 局法(15小時)
☆佈局基礎能力檢定(7.5小時)
9 k' b2 q, k4 c: _; |( i☆晶片專案規劃實作與專題製作(27) 小時
☆佈局專 業能力檢定(7.5小時)
☆專題成果發表(3小時)
通識課程-
' Z6 A6 r  l( i( C* l, E☆性別主流化(2小時)
5 c  Z. {. s9 J* m, i# i  u☆履歷撰寫 與面試技巧(1小時)  
$ t0 G. i7 [6 f0 r5 s" n% x
【課程網址】
. j) G; F! _- \徵選會:《智慧電子學院計畫》積體電路佈局設計人才養成班(第一期)-課程說明暨甄選會
課程網址:【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)