自強課程－－數位系統雛形與進階FPGA設計實務班送板子

陳雅文

【課程名稱】         數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
$ ?7 a1 |  I/ y$ @4 _/ a★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
$ V: ~, l- ]( M' ^7 G上過學員力推課程及講師!!上過學員力推課程及講師!!
0 q0 @' O) }. t2 d7 Z【課程代碼】        04C351
' G  w: c: p+ [* `4 L【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
7 q8 t2 `1 v' M1 Q: L# y: M
0 P; m, s# H8 m6 S6 z+ v數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
【修課條件】        數位邏輯基本觀念
【課程大綱】        【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
1. FPGA 元件及架構介紹
' i6 A; B# ]4 T2 Y8 P# C" g. a) w( l2. FPGA 開發工具介紹及FPGA實習板
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
4. HDL 語言指令及程式介紹
( v, F% }& i8 |' U8 @) F9 x5. HDL Basic Concepts
( m5 t/ U# P9 f" k& C& l7 y6. HDL Coding for Combinatorial Logic
7. HDL Coding for Sequential Logic
% H- a/ ~/ [2 A3 l  v8. Test Bench
9. FPGA IO控制
& ~* h) Y/ [$ c1 h2 D$ F" P( r2 [$ M10. FPGA基本輸出入實習
11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
13. FPGA周邊控制與PC通訊實習
14. FPGA通訊介面實習
( B. F% H1 e) z' C/ `, @. H! Q15. FPGA PWM控制實習
16. FPGA I2C介面通訊實習
17. FPGA ADC類比數位轉換器實習
18. FPGA周邊記憶體EEPROM讀寫實習

【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則
' P6 {) g$ }& \' j' q( g+ Q2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧
- s1 Z: }# A( J5 F& z0 X3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等
' K8 ~# T& G# k& _5 C  ~4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
) }- \( [) \: a) X5.VGA 控制器II：字元產生VGA 字元物件結合
/ }5 s7 a; g( @$ C2 s- M: V6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
7.CORE Generator System及 HDL Design with IP Core Flow
★LAB：產生ROM、RAM、DCM 等IP
5 W3 n4 C; a4 D5 |9 ?★LAB：UART IP結構和設計
★LAB：I2C IP結構和設計
' y( y5 C" w; l) I# V  j, a8 _( n
【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
. Z, l% s0 L# J. Z3 r1 O1.週邊界面及系統晶片整合架構介紹
2 y3 A0 {0 O7 Q, ~* g" X2.基於模型的系統仿真平臺構建方法(Lab)
# M5 v/ M$ K8 Y: @( j. i3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
2 A) H8 j% u  w/ X) R8 w' {/ S5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug

6 M% ~$ v- B: L  w. B【上課時數】        90 小時
9 R" |6 L% g& _8 A; t【上課地點】        新竹市光復路二段101號研發大樓
【主辦單位】         財團法人自強工業科學基金會
2 k# l% a4 L4 C; ^. _, p! O
; c: }  d, F! ~: i( X% q【諮詢專線】        03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw
0 N! u! ?: T7 d, F' A/ b

陳雅文

  數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
* D6 P3 j: R6 u! @★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
+ U2 E& T! S0 \& j& l上過學員力推課程及講師!!上過學員力推課程及講師!!
【課程代碼】        04C351
【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
2 n! R/ @( m4 B. U" r, l; \【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

jlian168

請問:學費總共多少錢???????????????????????

fgg633

高雄叫 小 姐+賴sex598,高雄外 送 茶,外 約正 妹,好 茶推薦,高 檔 茶

fgg633