[問題]關於某篇文章設計capless LDO 的 PMOS

jeff710203

各位先進們
* K: V3 d5 O$ v1 B                                                                                
4 N; z2 W2 z$ B  |請問有誰拜讀過Robert J. Milliken 在 IEEE Transaction on circuit and system
2 `2 n- m8 z1 i) @7 n) k) U& f$ V                                                                                
5 W4 w3 a  p/ d+ U9 r6 \% y在2007年"Full on-chip CMOS Low-Dropout Voltage Regulator"，在文章的後面Table3
" z6 F( {, D( m# p                                                                                
提到pass transistor 設計的尺寸W/L=40000 且只要流過10uA就可以得到Gmp=3.2mA/V
                                                                                
以及CGS=100pF CGD=26pF ‧我是使用hspice模擬單顆電晶體，發現至少需要Id=100uA
' t/ v! G: Z7 X- U" m; n# {                                                                                
以上的電流才可以得到Gmp=mV/A等級的大小，還是我誤解他的意思，請各位先進指教一下
7 L* I1 E  T. k6 O4 U                                                                                
感謝