有關ERC的錯誤問題

dan_chung_89

請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。

bowbow99

代表poly 沒接到東西!
如果是這樣!LVS應該不會過才對！
/ u: c4 b4 p8 F& f2 z' M! F
3 X) q2 B; m0 O" G' d如果RD說要放poly當成Dummy來使用！
就請RD來決定要忽略錯誤還是不要放poly當Dummy！

dan_chung_89

HIGHLIGHT出現的地方是在IO上的MOS電容
PMOS的Gate接到VSS
NMOS的Gate接到VDD
但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
不明白差異點為何，謝謝。

l690527

都有接上
那看看 是不是  command  file
ERC  check  的 power ground  沒給
3 E6 s& D  D. }9 v5 d% o還是定義上的問題
沒碰過  等高手~

bbok7979

M1         2         VINP         1         1         1
8 n, Y. f4 N6 W2 vM2          3         VINN         1         1        
& z! x6 _* q  N$ j' ~- Q& aM11         1        VBIAS1        AVDD        AVDD       
                   .
                   .
6 j  Y) @" B4 w, |! S- l. {5 @                   .
! s" D$ B9 T8 L8 [: P                   .
                   .
, C% j) i7 A* @& h& Q( T, t2 s9 GM7        VOUTN        VBIAS2        4        4       
! Z/ F; g: E  X7 u8 N; c5 [M8        VOUTP        VBIAS2        5        5       
! o, F. S5 w+ g' TM9        4        VBIAS1        AVDD        AVDD       
3 k/ P0 C0 y" I0 f4 R0 ~0 a9 OM10        5        VBIAS1        AVDD        AVDD       
, f7 z1 G( |5 d. x$ }! h, p
電位始終都錯在 M1 M2 M7 M8 這些cell = =?
+ k( z9 Z' o1 ^麻煩大大指點迷津

GGUANG

ERC  check  定義上的問題

blackcorrupt

給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可