IC Layout外包需求

frankie0315

[好康相報] IC Layout外包

! X- u, Q! u2 M* n" Kdear all ,
. H! m) h" Y2 q/ @5 q
請問有誰有接ic layout外包案件 ,
7 o" n: [! p# r+ t9 D- ]8 I% j# M
8 y. t" X! F+ R- `; l: Z目前需求 2位駐場人員, 時間為 11月中至明年一月底.
7 A5 M+ m2 Y3 m
) Y1 y5 {( _# m: ^8 f5 |需要進廠支援, 若是有相關的訊息煩請提供.
. v. r9 p& ?1 {" h$ o+ e
; @2 x% V/ G) k' E; @% h請各位幫幫忙
7 e/ ?0 r* X2 |% f6 E+ {4 k$ u& x
: R. d4 p" J* o' k: W$ n  Nthanks

& q% d4 i! |; g& F3 l. l0 }' tFrank

ranica

模拟版图工程师
公      司：A famous IC company
工作地点：苏州

+ W6 J" \4 j  Z职位描述
6 p% j8 f) t# [; L) u  y3 I# a8 w$ @工作岗位: 模块级模拟电路版图设计,包括物理验证.

5 [9 J" P) e9 c: i( d; }2 I职位要求:
' Z  N5 S9 `  f* B8 S" |" E( Q- d1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
. T# U' q$ W" V2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
8 \/ M3 b7 t, ~: }3. 能读懂和编写物理验证规则和检查教本
0 F4 G) W& A" z. P1 b9 }& u, S4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州
/ p  s+ n) G! ?/ a) C2 F" u( k3 m
# {0 d# r+ a9 z: c2 h7 I职位描述
, L: z8 k& S$ L  j工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
- z4 f  Z1 {" `2 E* [/ {
职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
, c  W4 H+ E& E% j1 \1 h# B2. 有数模混合芯片物理集成经验.
8 F0 m0 c- k: r4 C7 C2 m3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
' v% o. G' F% }. m% u9 \5. 积极主动,团结合作, 有独立解决问题的能力,
% V7 x9 J' k; A& b5 |6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
公      司：A famous European IC company
工作地点：上海

Job description  
- layout of analog building blocks  
' q6 o, h7 c- c" A- place & route of digital circuits  
- floorplan and toplevel layout  
- P  l9 t2 c0 O& \; y* I- bond sheet assembly  
4 _5 n2 J) Z; d& C' t- layout verification and finishing  
$ \0 N) [4 ]* n6 n. c6 R- l- coach junior engineers  

7 K# k) c" J! VRequired knowledge competencies and attributes  
- master or bachelor degree in microelectronics  
/ G/ R$ q$ G5 K, J: }) c3 O- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
' s/ s7 L5 M0 L* q  L% ]3 f- experience in full layout flow  
- experience with Cadence/Mentor based tool chain  
0 Q+ Z  c7 v! C, \3 M4 b; d- very good communication skills  
3 z# M7 h8 [: v+ F- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
公      司：NO.321-A Semiconductor Company
工作地点：厦门
% R0 U( m+ q# e3 ~0 O1 j9 a
5 h+ @% a2 b& _* D& |+ r' A; K* x岗位职责：
1、协助市场部参与芯片的定义、评估和市场推广
7 {  F/ A/ m+ D/ e1 h; E9 U0 P2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
4、重要客户的项目设计及协助电源产品的生产
5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板
4 s' l+ k( u4 d5 b
任职要求：
1、大专及以上学历，计算机及电子、通讯等相关专业毕业
* Y; ?' ?( }/ Z  L+ G9 r2、在开关电源领域2年以上工作经验
3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
2 P% R+ N! n4 P. g& ]3 |7 }7 L4、能熟练应用Layout、电路仿真等相关的计算机软件
0 W) ~0 P3 X7 G0 i% v1 d  _5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
4 l9 H7 C+ k/ Q) c( M3 o7 f7 N  d公      司：A famous IC company
% Y9 `, M. Q. ], W! c5 E/ h2 Y工作地点：苏州
4 \" ^1 t8 o0 p! H* ~. x0 V6 U
6 R7 T. d$ G% f$ a! A职位描述
# }5 Y6 s* s8 h1 |工作岗位: 模块级模拟电路版图设计,包括物理验证.

职位要求:
5 u7 J8 U$ a; x2 k1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
( T2 ]9 g: R; Y9 O- @9 I6 z9 n1 O& ^5. 学历本科或以上
9 M" W' Y& B9 ]! Y0 y+ F1 ?6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
公      司：A famous IC company
工作地点：苏州
6 V  |$ Z6 l# `% j
; H4 m9 s2 u( H9 S. Z$ R: W9 s职位描述
$ j- r! x9 k' ^工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

5 S, ^$ U: [( w' v+ G0 I; s7 H职位要求:
+ G: {9 P2 C1 _6 B% X8 E) k1 `1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
. D2 v8 D7 V) `* K2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
' z3 r. |: f6 r# s5. 积极主动,团结合作, 有独立解决问题的能力,
/ _0 F2 p* S4 L" _/ Y: v6. 学历本科或以上
; T# X6 a& _+ g1 |% n- x1 g" s! C7. 两年后端工作经验

jcase

【專案詳細】       
6 J9 v! L  j( A7 u
1 q9 u" E+ a% Z, u" V1 f0 {# A讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
0 k9 ]/ _% _0 M, b4.專案預算：依接案方報價
4 c/ v3 F9 Z; l3 P( r: V$ r5.注意事項：       

' J& b9 C' ?- n/ B: \【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
& Z' W7 f- e4 |. q* l6 x2 t
& Y% T! j: E3 c詰鎧科技
細拓科技
摩爾科技
& ^: A! _: \, Q" D; V: E" T+ v4 S9 u6 {0 @雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

公      司：one famous IC company
) b' M6 M8 U6 ]+ S5 T6 c$ H工作地点：上海
6 i) `/ @- K& R. e
2 ?; z3 Y3 R5 s. C7 Q# |6 m" kJob Requirements:  
-Work with circuit designers to build physical design floor-plan;  
3 h4 j6 N5 K0 q# z. k; n-Complete the physical layout design with the constraints of circuit design requirements;  
8 {  ?1 s" |9 A-Verify the physical layout design to meet both circuit design requirements and process requirements;  
-Use the advanced technologies to improve layout design quality and efficiency.  

Qualifications:  
% d; b- i: v- [# e4 A-College degree (or above) in Electrical Engineering or other related engineering field;  
" _, {8 V  O; q; P# c; e/ V-At least 4 years experience in layout design field with rich tapeout experience;  
6 e( E& V4 P+ b( ]/ p8 s-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
& ]5 L$ i* \) T/ i4 v5 B; K- X-Prefer experienced in PLL and IO design  
5 R  h! G6 k' B) m: v* O-Patient, A good team player, Good communication skills;  
# k! _" C$ O+ R* T-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
# Y2 C  U- z& @! {" ]: v1 W  q! s2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
, ~) x! G6 l* Z3.設計某些特定類型的電路
9 X! G4 ^3 \5 c" N3 |4.自動佈局佈線功能
4 f. f. O. C; y. E' T5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
+ L8 e# ]  j1 T5 V6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

+ F0 A+ z) P5 b
1 }8 G7 M0 I  Y6 d3 [3 S9 ]合作面議。能者與意者請email研發簡歷與chip123聯絡。