verilog clock generator question

jyunwei

Hi
# h4 o" ?, G/ T. @# q/ K
, p) Y6 d. I# M& DMy clock generator is as follow
/ R0 d1 h! x' O; j0 U+ }
`timescale 1ns/10ps

: ]3 h1 N5 C6 w/ `0 `9 Z`define period 15
" ]" L% K) a6 `8 R: P
$ R4 g+ k7 o4 H( z/ z, k' Pmodule test();
reg clk;
. E. U) U; y# L* }
initial begin
4 w, u- m+ k2 @- `. qclk = 0;
3 v) A: O+ j, i) Y' p. Aforever #(`period/2) clk = ~clk;
end
: Q; ~! E/ Y9 H8 u

But i check the waveform the clock period is always 14ns.

8 u4 Z8 n' a- D* w* w6 \0 ^Could anyone help me the question ?
. l4 h) y1 H0 X7 i! B% w! I  V) r
0 O2 |' n( G4 YThanks

endmodule

card_4_girt

  R$ [) E6 n0 S" o
verilog好像不能這麼做
3 ?" v; |% T4 n. L8 i: W- w因為你的period = 15
當使用period/2時，他也只能取最接近整數
所以就會造成你說的這個現象(period/2 = 7而不是7.5)

網路上是有人做過週期2N+1的波形
7 l! @2 X9 j& g+ J' e" u- L建議你先去爬文看看
8 C) Z8 G! G# G+ m" B% H# ~( X這種半週期N+1/2因為含有半整數1/2的部分，要事先做處理

或是就乾脆改程period=14也比較簡單
. I0 O7 X* @" q. U' D' H- \
- {" v' s" T! J& [1 q- ~- g不知大大有何理由一定要讓period=15不可？

card_4_girt

抱歉！
我好像誤解了你的問題
真正原因應該是x/2的分母是整數，所以結果也會是個整數
剛跑個例子試過
% ]" s' S$ X, n也許應該要改成
forever #(period/2.0) clk = ~clk;
或
forever #(0.5*period) clk = ~clk;
7 d! v- _' j; F+ d
不過精準度應該調到100ps就可以了，不用10ps
也就是 `timescale 1ns/100ps
8 Y; ~( G8 E% i/ h+ ?
6 Z" m  d; d7 f7 a如果還是沒辦法解決，就去找看看怎麼定義半整數，或是就乾脆改成period/2是整數的格式