verilog clock generator question

jyunwei

Hi

My clock generator is as follow

`timescale 1ns/10ps

8 _, U' a+ b% W`define period 15

module test();
reg clk;
0 N' ?# m* d9 f0 j! ~
5 w# \6 T: a9 H; p( J( ]! n" _initial begin
; c, c% o* o( b0 \9 M( }3 ?clk = 0;
forever #(`period/2) clk = ~clk;
- {0 F3 ~4 y) |$ P6 Zend


3 u9 a7 I% L' j8 ^$ vBut i check the waveform the clock period is always 14ns.
$ N: s2 T( c/ C/ M: q
Could anyone help me the question ?
: X  o- z6 F) q$ j% K& V
# B# {! D( K: I6 \# g8 T/ H1 U2 rThanks
$ ?0 `9 y3 [+ h0 U1 B
endmodule

card_4_girt

verilog好像不能這麼做
因為你的period = 15
7 E* F6 S$ ]; ^$ o7 ]" m; ^6 q當使用period/2時，他也只能取最接近整數
& S7 E8 V0 g; w1 F# v2 p, i; T所以就會造成你說的這個現象(period/2 = 7而不是7.5)

' n1 k) F7 S! U: L0 r& `' b& m, l# x9 C網路上是有人做過週期2N+1的波形
建議你先去爬文看看
這種半週期N+1/2因為含有半整數1/2的部分，要事先做處理

; t/ W/ s1 F1 u或是就乾脆改程period=14也比較簡單

不知大大有何理由一定要讓period=15不可？

card_4_girt

抱歉！
我好像誤解了你的問題
' z% C# y6 E# j' u$ O6 X真正原因應該是x/2的分母是整數，所以結果也會是個整數
$ `) p2 }) f& w8 i' i# u剛跑個例子試過
& t3 s5 O3 c$ n  U# {也許應該要改成
forever #(period/2.0) clk = ~clk;
或
forever #(0.5*period) clk = ~clk;
. w  {0 f* {- c% Q4 U  X! B
不過精準度應該調到100ps就可以了，不用10ps
: Z6 @; H9 K- r$ X8 ]0 d6 ^也就是 `timescale 1ns/100ps

+ e. H- L) g9 Z' l如果還是沒辦法解決，就去找看看怎麼定義半整數，或是就乾脆改成period/2是整數的格式