T18 DRC LUP3.1g_1.8V

aj002547

$ w' N# k! e" w5 f) x8 Y. ^4 y1 u
. m. K2 ?8 p  {5 C8 O  P各位先進好, 小弟有遇到一DRC錯誤不只如何解, 想請教各位
! G4 s7 J7 U- t1 }* i; m6 K  ^
圖片的反向器輸出有接至PAD, 但cell都是畫好的,
  X0 v: v- i* s! a  }. }% r0 L7 ?
( K" T3 Z' r: ]! C) s) E難不成真的要把這塊拆開然後拉開到他所指的3um這麼長距離嗎?
0 ~# l& {% m9 o+ ]
* Z& s1 v4 i- D+ \+ ^4 n; x( W3 F, a還請各位先進有處理過的幫忙, 謝謝

% p7 B/ U  H9 Q0 Q
3 U- I- H& j8 p* ]6 a( \
: P6 O- c8 {" `  ~% U1 W% I
highline處為紅色框起部分
2 k; R" j6 M, s/ G' T

crystal_blue

您好:
2 \' a: P( y* r" f
       我簡單的按照DRC RULE上的字義跟分享一下我的看法，應該是說如果你的N/PMOS有直接接到PAD的話，你的NMOS就必須要圍上DNW，而且DNW跟你的PMOS的NW必須距離3um以上。
+ g& F+ s8 _' u# S2 m
% x, M. P9 A& j! ?        我猜這應該是為了ESD所設的RULE，因為在PAD附近較易有大電流，故拉開N/PMOS以防止LATCH UP產生。

以上希望對你有幫助。

l690527

LUP  廠 rule

space  between the NMOS and the PMOS

chengchishun

請把PNMOS 拉開 並為一個完整的ring