TSPC DFF 與 一般DFF(INV+TG) 問題

i100179398

各位前輩大家好，小弟最近在研究D Flip-flop 的比較
5 }, f7 d5 X0 C+ h9 [2 C  a) w
! ], q- Q2 V. X' I, `$ |  G) ^9 Q環境設定:   a.90nm process
                b.clk = 1Ghz
- r( U8 Y' t/ W+ v+ [' o6 Q1 R                c.hspice model
8 [) K" D9 Y9 }$ c                d.接成除二電路
" |  p- B' Z+ O, F0 Q
想請問幾點問題

. {! p' B9 D& w3 c; i1.兩架構測出來的動態power，為什麼TSPC會比一般DFF小(clk=1Ghz)
% a( K( G" Y1 }
" L9 }) l$ i, J0 |4 I& I7 a: ^+ {  理論上來講,TSPC為動態邏輯，動態POWER應該會大很多才是

　把tspc DFF 拉高(3Ghz) 才會大於一般DFF的動態power (1Ghz)

7 W5 L3 F, I& \9 d2.TSPC還有甚麼缺點？(動態power大很多)
, ]# ]( c1 Y. M, [$ ~
6 i6 O, I( B: ~6 t1 k　優點是速度快、delay小、只需一個clock、電晶體數量少（面積小？）
& \- F  R. X- k
  I0 T. Y4 N. |. D  、靜態power小
1 J& v6 |' `  q( b6 x8 V  T
9 H0 o3 S, @9 Z" d4 s3.既然速度快，power可以藉由電晶體擺法改善，

# r- b+ s1 b2 n. \! d為什麼到目前為止沒有Standard cell 可以使用呢?


感謝大家回答!!

a619willy

請問一下動態power是怎麼算出來的

nic8862000

一般DFF晶體管數目與tspc比怎麼樣？一般DFF會為可靠性增加反相器緩衝器，晶體管數目不同