Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8441|回復: 3
打印 上一主題 下一主題

[問題求助] 如何降低RC-Oscillator的jitter

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2013-5-8 00:42:38 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位大大您好,! h0 j6 t. L& x' J
我設計了一個48MHz RC-Oscillator, 用在full-speed USB,# l2 |' U5 J7 i* m% a$ B; C% `% i
IC有含MCU, LDO, SIE,...電路, IC回來後經測試,1 ~% d% [: p' e2 Z0 |. }1 i( s$ l
發現jitter稍大, 有點超出USB-IF規範,; F# W$ R4 c4 ], }
量測了LDO給予RC-Oscillator的電源ripple, 大約為200mV,
/ u, V6 b% }3 ?" g% k我不知是電源ripple的影響較大, 還是設計上的較大?
3 p7 S" H5 k6 I/ v0 z$ g3 u" A, w6 |R是用current-source, C為一般NMOS所做成的電容...
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂14 踩 分享分享
2#
發表於 2013-5-16 09:06:54 | 只看該作者
剛好我也有做...不知道是不是同公司的
* k* `( D' x4 c% M
# A% Z0 v4 i* I# Y5 Z2 H. y& V應該是電源再除理一下就可以..
3#
發表於 2015-4-9 05:53:35 | 只看該作者
可以考慮在power的走線下埋些bypass電容。
4#
發表於 2015-4-20 14:43:46 | 只看該作者
訊號走線避開或少重疊一些訊號源應該可以改善不少.' J# r( @) S' C
再來就是本生current-source的穩定度
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-30 01:00 PM , Processed in 0.104006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表