Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13976|回復: 1
打印 上一主題 下一主題

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2013-1-14 17:15:14 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
6 C( P2 t- Z4 f* A: ^" X
' P* G  a' t& p; S- @# ]$ ]大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World# E! o# F/ d4 B
網址: http://www.asic-world.com/index.html
/ T/ h0 m( j( i8 c7 U7 K# i% N, M到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
2 {7 A% I* z! ~& ~4 _  h1. Digital:
5 i3 \3 l( g/ u" [4 j+ X) Q(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。
5 Y" d! ^$ h/ q(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
" E2 a0 E3 e( Y% R0 @6 `(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
! B  z' d0 C2 n2 e8 `! g% I  e(4) Books: 提供數本關於Digital方面的書籍( t8 j# |; j9 j6 h$ ^( L+ l$ a" y
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等1 k1 B+ }) w; ?
2. Verilog:. y+ o; U0 b8 B9 m7 i
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
0 b$ ?* M( Q8 d2 e- D6 g7 k9 {(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。
3 I3 B$ y5 z/ G; d# u(3) Questions: 作者提供的數個Verilog相關習題
" ?0 ?; x9 D0 l; z. M* m& w' t(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。
+ p" v5 v3 O# i(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。7 ^$ J/ e( S) T+ m7 f
(6) Links: 與Verilog相關的連結或是驗證IP等等。) L% y; n: C! N" k
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)
) [/ [. L- E3 w3. SystemVerilog:  I9 I* A9 W$ N+ D7 L* G6 I
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
" r) h; j6 G8 @* x$ ~(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)9 P7 e& R, F. ?" T$ e
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
( }2 ~5 P# C. v* O: H8 r+ g(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
! d6 \% `8 i& `(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。; v/ e9 k6 I3 ^7 e2 W! }7 k0 @
4. Specman:
# f3 ^7 l8 u% {(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
% N' A8 e+ @0 k. q9 s& M(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)6 z5 X7 r6 J, [, \  P- \
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。% F5 k, Q2 m% D/ u( y1 h
(4) Books: 提供與Specman相關的驗證工具書
* d9 n* S0 \' }( {; {* j& s2 K$ _(5) Links: 提供與Specman相關的外部連結
$ }. T$ h6 L$ _" |8 }3 i5. SystemC:# i7 N4 S) z" I
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。# [! m) ]% R8 J8 \2 B, }
(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。3 O( L9 Y! P  U% ?! A
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
! y3 r8 v% D, A: Y6 x1 i5 B$ h! I(4) Books: 提供與SystemC相關的設計書籍。7 P; n5 b$ H7 b! ]. u6 }$ z
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂15 踩 分享分享
推薦
 樓主| 發表於 2013-1-14 17:17:20 | 只看該作者
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
1 V7 ^& m" \8 f7 r6 W2 s8 j* e; _" S# P- U1 r0 u% O3 j7 G
6. Vera:5 u; p: c( H3 p
(1) Tutorials: 介紹Vera的資料型態、循序控制等等。" M  r3 Z0 W: x' K  K" v" o
(2) Examples: 提供與Vera相關的例子,如UART的驗證等。& h" J" B! C8 d
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
! c  w# v, t% I# A(4) Books: 提供與Vera相關的書籍,這裡再提供一本
/ q# C- E% e) z; a6 w  xa. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.. Z% i& @1 |6 h* O) h3 j- `6 M( s+ P
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個# d+ U" o$ F) p2 {; v  g( x
a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
  E6 }  [: C) B0 H7. PSL: 跳過,作者未多做編撰
/ v8 k& d  r1 y7 c- U8. VHDL:
" c' X. A0 Q1 s(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式8 Q1 y1 N8 l, K1 l7 [6 x
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。
* q: p. q, \* t3 f' U(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。
4 K; A* o- Y! Q# @, V  b(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:% f- Q2 L' h; C8 Z8 D5 r% H
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
- F0 r, D0 \. Vb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.. E& f5 n* V# _' q: ~
(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
( |7 L; w8 D; sa. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%884 L* B) V+ w' q  M4 O
b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)! E1 b, E& {: x0 P. s
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji& I* P2 `, V' W. v  w' M/ v
9. Scripting:
  f4 ~; s$ y0 W0 ?(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。' {9 o$ ?( q! L9 M+ S2 K
(2) Examples: 作者尚未加入: ?% T5 S9 D' D. l* J. P) Z8 J
(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。) s: {1 d' P% }, J
(4) Books: Scripting的工具書,例如Vi Editor方面的。
  x1 G, x- d+ [: l! U(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:
9 ?2 w5 G2 O* ]1 Oa. http://linux.vbird.org/linux_basic/0310vi.php
+ d# E; j, R7 T8 A* R10. Tidbits(小常識):
  l' G& f, ^7 u6 ^4 K雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。; w8 `6 n0 L" a0 ], N1 a7 \

9 m- [1 ~% F; w2 @- o2 a上述說明了這麼多,希望各位會喜歡這個網站~
6 N# [! H# D" X% q& O1 G  r另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!, {" u! p& T: w, T2 z- i+ Z
Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
7 b1 X0 I( N$ q為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 06:39 PM , Processed in 0.109006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表