Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13913|回復: 1

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
發表於 2013-1-14 17:15:14 | 顯示全部樓層 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
* |8 N  V* w) Q2 b& l: ^  S( f3 B
6 e) X' @9 n' v: p/ K! w9 ^: l大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World( f( f; \# G9 b1 A3 j% }
網址: http://www.asic-world.com/index.html
0 }; y( L" E* F. J到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
& k/ `# k" S% q1. Digital: 8 b2 L# a9 X0 d# M
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。
. |) \, v) S3 ^(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
! i1 Q" Q! B3 f; h# }& m/ C(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
& u" T1 X/ W: y# A7 u(4) Books: 提供數本關於Digital方面的書籍. m& d9 V) V& `+ j2 g& v
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等6 s' \/ ^% U3 w! K" W) I+ z. H
2. Verilog:1 ?9 J4 F2 I+ V+ a
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
+ t0 v! u1 e; }) ?(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。& @+ l- Y2 x8 F; n  P8 f
(3) Questions: 作者提供的數個Verilog相關習題
( l0 a8 z1 h8 K5 i4 s(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。; {% O- j8 p5 v& X/ j# }9 v9 s
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。+ [8 U0 b& f6 s( `- o1 Y, l
(6) Links: 與Verilog相關的連結或是驗證IP等等。- b2 E) Z- ^+ i5 f: S. t
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)5 S+ _( a/ _" ?) h4 K
3. SystemVerilog:; }9 y7 W% T" r
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。7 {  W# n+ G5 j$ v& k1 O/ k/ w: ?3 x
(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)+ Y2 |. E1 n& e& N# Z) ~
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
3 M" y& L1 V6 P- p0 x(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍$ }; X' k! \* D0 [9 Q  X
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。. {4 L3 `5 e: B4 ^
4. Specman:5 c5 _# r8 G) T
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
5 B2 [) M; X8 W' }& `# h(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)4 V, d0 @3 v0 B0 N
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
5 e3 @# ~. I7 ^(4) Books: 提供與Specman相關的驗證工具書+ S8 m& r' _, G: V8 _  i5 |- t
(5) Links: 提供與Specman相關的外部連結* A) n* ~( k( i" @! v8 t  ~
5. SystemC:
; \& l& Z! v% S; a( z8 r(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。% ^  _: r+ V& J; U
(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。
" X8 B0 C2 s# I3 i$ ^(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。0 V; P1 k: n$ r- q( E
(4) Books: 提供與SystemC相關的設計書籍。
; ?2 C( {$ h0 Z(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
6 n/ g9 k- o( [$ Q/ I3 J2 O% i8 i! o" C7 g. m1 t3 M
6. Vera:
& P! L3 M9 p" |6 `(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
. X  }$ Q3 {" ~% ?+ f  p: v(2) Examples: 提供與Vera相關的例子,如UART的驗證等。4 w$ Q' r- ^$ `  L( J
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。  S/ I5 w! g; m- T, [3 h, Y% L
(4) Books: 提供與Vera相關的書籍,這裡再提供一本) |. z& Y9 Y: _! E5 b. s
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
2 }& D; f% @2 g2 g, f0 [(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
7 q8 R1 P) ~7 u3 F$ Pa. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
5 b6 p4 |7 B8 c8 l- J* C7. PSL: 跳過,作者未多做編撰
. [4 H  o$ J8 R- [3 g# T8. VHDL:; `2 a% I) }+ S9 u+ V- j. g4 E* }0 t
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式7 e3 C7 h$ e- e6 g" d' c8 y. C
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。
$ U! s: H9 @* @) l9 U* Q  S(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。+ Y: F2 a# a' C$ }! [
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:& u# V: N/ y4 L- c  z/ u
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.6 @* t; `3 `4 g$ R8 R- |; o
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
' a) p& Y1 R2 Z" i# B(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
" |6 ^# _& d) F7 E: |a. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88; a/ K8 `: @7 ?; K
b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides); T6 n8 p7 N3 c3 Y# y5 K+ X1 v
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
; N, _+ O, B' i" Z( Q5 t7 F* w0 }9. Scripting:
9 ^5 Q) n. G* G/ x; t! I% U(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
- O$ F* n6 x% @3 W3 F! u: [. R(2) Examples: 作者尚未加入
2 _" z/ `, U. _! M/ W(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
7 D! J/ u& d0 k- P! [( o6 I(4) Books: Scripting的工具書,例如Vi Editor方面的。
( ^8 ~8 `- C$ x$ ^+ r5 _(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:0 ]* |5 Y4 {# ~+ k
a. http://linux.vbird.org/linux_basic/0310vi.php) G2 J5 A7 @7 j8 W
10. Tidbits(小常識):
: S! o' X  N0 H雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。* x3 R! @% {* M$ @& [

7 x4 @& ~" s  [2 K上述說明了這麼多,希望各位會喜歡這個網站~
7 @% k4 E, ?# z3 Z4 P# O) d9 _另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!8 T' P) }! G2 @+ D0 |5 ]+ f/ N, |7 P
Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
9 e( f% x! h7 f* h; z* {為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 06:36 PM , Processed in 0.115006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表