PSRR的Avdd為+db.....!?

a7893657

大家在測PSRR都習慣將OP接成unit-gain形式，並在vdd加入AC去simulation，
+ ]& r- }; i0 ?2 n. s但這樣是否僅能看整體PSRR，卻沒發現其實Avdd其實很大，只是被Av所抑制掉而已，
例如PSRR=60dB，其實Avdd=20dB，Av=80dB，
: _" f! d3 e( f5 [' T8 G在這Avdd已經是+dB，這是否代表無論PSRR多少，vdd的1mv擾動對vout已經是相對1mv的輸出...

$ U9 P0 v5 o! ~7 P4 h7 a9 H! Chttp://bbs.innoing.com/attachmen ... 0lz&nothumb=yes
1 l4 B0 a& {9 m小弟引用跟PO文樓主一樣的架構，
% h. `9 I0 i( z% Y* J8 L0 A) ]% N  G當然在two-stage的PMOS有加入米勒電容MC去補償，
$ S. N( X' e' n) [但卻simulation +dB的Avdd，讓小弟非常不解，
: k2 o1 `/ S% V/ R6 jAvdd為+dB是對的嗎!?
請求各位大大見解與賜教

a7893657

引用下面這篇文章
http://bbs.innoing.com/frame.php ... %26highlight%3DPSRR