ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
4 R7 ^$ ]- z5 S" E0 M│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
8 ]0 ?" x8 k( c( w$ U+ A├─implementation
$ C6 s# W/ e6 m# D1 P1 g2 {" W, P│  └─vectors
: |+ [3 g$ u5 H8 Y2 z) K  S│      ├─CORTEXM0IMP
. Z: u7 I2 O, t│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
0 V7 ?2 ~8 |1 }  k3 q$ p+ z│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
│      └─tools
) A/ [: H7 E; y" h) u│          └─VerilogCrf
├─integration_kit
+ _# y# _$ m. s! e  W7 s* p│  ├─logical
│  │  ├─cm0ikmcu
6 k) _  }5 o/ @6 q5 @( @7 g│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
│  └─validation
. P. u! l, b9 C│      ├─glogs
0 `+ W$ c2 v: Q. Z4 [│      ├─logs
│      ├─mdk
# f8 X1 K4 a, m│      ├─srpg
│      ├─tests
│      │  └─CMSIS
│      │      └─Core
( \3 H3 }& Y7 y' b. J; J9 V│      │          ├─CM0
! x: p  b( i- A8 h# g5 P│      │          └─Documentation
│      └─vectors
├─ipxact
9 I# C. m$ U1 y│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
" o- Z# ?8 }! T5 w" b% ^- X│  │  └─arm.com
' e& |$ P" S. E* U& l, i  W  b│  │      ├─CoreSight
│  │      ├─Cortex-M0
- z/ g+ ?: x5 R3 c: j" D5 k( s0 M│  │      └─CortexMCores
" g: A) D+ s; @+ h" Q& _3 x│  ├─channels
+ p% E9 B$ }6 T! H7 _  A9 ?│  │  └─arm.com
  N, _9 F3 o% t! u% e│  │      └─Cortex-M0
3 i9 B. \7 y8 e7 S4 [! p$ ?│  │          └─rtl
│  └─components
, E, [: m9 e( e& [/ u6 [│      └─arm.com
& i/ V! A  U# z│          └─Cortex-M0
└─logical
    ├─cortexm0
    │  └─verilog
; }6 q; i- w/ K- V) A    ├─cortexm0_dap
% Y5 n" ^" Q& B% X1 X    │  └─verilog
! c4 c" j# n6 u% h2 y! a    ├─cortexm0_integration
2 `. N8 j& P7 l5 A6 v# ]    │  └─verilog
    ├─models
    │  ├─cells
    │  ├─cpf
. ~* o; B: \( C0 m    │  ├─upf
    │  └─wrappers
    └─ualdis
; l' u! s( z0 N7 Q        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
4 s9 I& z3 p/ [" M9 n├─AT420-DC-13001-r2p0-00rel0
# T; w. `( N; a7 f│  └─docs
: i& M7 k! [0 K) L2 U
* L5 k4 `! e( j' N: J2 f│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
5 L* g( P' t/ ?$ c3 @5 U: F# V7 J│  │  │         
* K) Y; A6 X, m: Q; F8 X! v0 J- A│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
│  │  │  │  
│  │  │  └─verilog
' ~; w2 Y1 y& P6 @( n$ H" b3 a│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
/ s$ u3 M6 F$ _│  │  │          DAPDpApbSync.v
% K- N0 w' }4 I* ^1 q│  │  │          DAPDpClamp0.v
5 @7 d$ f3 M4 o) k% s1 w0 L│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
5 [, L. k( {. [6 p│  │  │          DAPDpSync.v
! m$ T# Z) c: l7 U  X│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
: C& R& h% q9 K. `3 {/ I3 a$ B( R│  │  │          DAPSwDpDefs.v
+ z" ]6 K# n3 R. n' L, s: u' O5 j│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
6 e2 `) A$ F9 V' j│  │  │          DAPSWJDP.v
8 r$ K9 m' J5 J; S2 I/ S│  │  │          DAPSwjDpDefs.v
- o' g9 L2 K4 L( @7 G/ k' r│  │  │          DAPSwjWatcher.v
│  │  │         
│  │  ├─models
│  │  │  └─cells
' k0 Z2 \. _, p│  │  │          CM3ClkGate.v
5 q$ S) l, C# w7 Q│  │  │          CM3EtmClkGate.v
+ w3 S& b, X& Q. X$ a│  │  │          CM3Sync.v
│  │  │         
, Z2 T: W/ v1 u& A4 _$ A& y│  │  └─tbench
; C- O- m2 Y/ U! v3 |│  │      └─verilog
( m- i% Z/ z, M" i4 B│  │              AhbToApb.v
; _8 n4 P, L6 x0 u, p) K│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
$ \, s. ~$ o: ?. T8 l│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
; R! G, C+ ~$ P/ W% e1 G8 d/ _│  │              CM3TestExAcMnAhb.v
# ^/ g3 ]+ M' B* j0 G│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
2 R5 s+ a# \" I* a│  │              CM3ValBusCompareCtrlReg.v
- w9 `+ T: a% j6 x9 ^3 k% s( A│  │              CM3ValControl.v
│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
& M& {- q, H3 e" q* V│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
4 x" N! v- [8 p│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
9 m. G, c- k: a3 K' M3 s1 F! |│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
$ n2 S9 d- X& t) [  W& O, d5 ?│  │              CM3ValRAMWrapper.v
7 B) `3 T! u/ o│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
! Y4 X4 I2 @0 A/ |; u3 e8 W1 q' Y│  │              CM3ValTBDefs.v
4 i7 ^; g) V9 v$ L+ |! s) ~│  │              CM3ValTraceOutput.v
6 A5 _9 n  O% t1 y/ X& S: _  s│  │              CM3ValTraceSync.v

│      │  │  exclude_list.sc_waitstate

            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
            │      │  
2 {4 W& b+ \; U) Z9 h% \4 g. i# w            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
% r( ?9 t; K1 {: o/ S! J4 X            │              cells_1.geo
            │              cells_1.pwr
            │              index.cli
4 e8 ]. b0 }+ W% ^; d! Z            │              README.TXT
            │              rulesets
            │              VERSION.TXT
+ j6 [" Y* ]) H! |  ~6 }8 c" @            │              vias_1.geo
            │              
. q: V- S4 ~; k2 \! v0 W- X1 R            └─tsmc
9 k/ e  S5 H4 U' T3 P                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
5 m, b9 B7 J: O% B                            corner.defs

mdtjason

回復 1# sinoicboy

7 ~1 V, |. F' m! J5 |
; s) J6 B7 h1 t( }' _3 C9 V    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``