ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
5 a, @7 b/ l" S8 E- J5 i│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
0 k: m$ {3 P5 R+ T- f│  └─Cortex-M0_UserGuideReferenceMaterial_XML
│      └─graphics
├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
│      │  ├─crf
│      │  ├─srpg
│      │  └─tbench
9 L2 w) ~: f( u4 @  V│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
3 g# Z& g" f; W2 Q& L: F+ a│      │  ├─srpg
& U9 ^0 M* ^7 a4 m- F: P! e│      │  └─tbench
│      │      └─logs
│      └─tools
│          └─VerilogCrf
├─integration_kit
# s# M, A3 t0 o1 b9 W│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
1 n2 S5 J3 @! Q, R: H│  │  └─tbench
│  │      └─verilog
! g( |$ d& E' f4 U+ i* c* D% b│  └─validation
│      ├─glogs
2 i5 B2 k  g9 S/ ^5 x│      ├─logs
│      ├─mdk
3 U7 s6 C. w7 n0 I7 _│      ├─srpg
│      ├─tests
* K( [( M6 U1 D│      │  └─CMSIS
( X- S) a3 v0 L1 J9 i+ `│      │      └─Core
8 P5 ?4 s% B/ ~# F│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
├─ipxact
: a$ _; }3 j! y+ F  t7 @│  ├─busdefs
│  │  ├─amba.com
, s6 ~* ]4 B) Z" K% M│  │  │  └─AMBA3
: y- B( I; e& o+ Q) i  q' q│  │  └─arm.com
│  │      ├─CoreSight
7 w& p9 B6 K! m, c│  │      ├─Cortex-M0
│  │      └─CortexMCores
( R7 ?$ c5 `' e8 v, f+ R│  ├─channels
│  │  └─arm.com
│  │      └─Cortex-M0
# r! m0 D% c" @$ x4 O4 f│  │          └─rtl
│  └─components
│      └─arm.com
/ j: R7 @5 K; o% {5 a│          └─Cortex-M0
└─logical
: W8 H. Q" h* I, r" m' i: C! W    ├─cortexm0
" d4 e+ r9 r# |& \9 _    │  └─verilog
/ P; p* d3 S% h% E0 Q: m) a" w    ├─cortexm0_dap
    │  └─verilog
    ├─cortexm0_integration
) y$ W/ j- r  O' A# C    │  └─verilog
# P  S% t. w" H. x3 u    ├─models
, @; R- N/ ?! @% }  t    │  ├─cells
    │  ├─cpf
    │  ├─upf
    │  └─wrappers
  Z& n! ~( E2 o1 y0 s1 Z    └─ualdis
9 P: k+ o3 y% l        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
' F4 ]8 j" `+ c' G+ h* T; M│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
! H0 v4 @  S; s) P' Q2 h│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
( e+ j7 l" E1 y% \3 l├─AT420-DC-13001-r2p0-00rel0
│  └─docs

$ Q6 o6 ?' t( t│  │  │          CM3CodeMux.v
0 t3 ~& \8 y8 L+ Y  f/ e! m( d│  │  │          CM3flashmux.v
! {: X# c, k1 O$ d1 x2 n│  │  │          CM3ROMTable.v
. K* J' \4 t, ~+ v7 w│  │  │          CortexM3Integration.v
│  │  │         
" C* O/ ^! @: ~( m│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
5 c7 e! f0 v% k* ?│  │  │  │  
: c4 G7 c# g) W* u  v│  │  │  └─verilog
) o9 P3 l# V: l+ B0 P8 q│  │  │          DAPDpApbDefs.v
: y: A" h$ h1 i9 a' ~│  │  │          DAPDpApbIfClamp.v
, `# ~: l( }  \3 `│  │  │          DAPDpApbSync.v
1 o3 n1 j3 H: I: g/ _3 n2 I' N│  │  │          DAPDpClamp0.v
9 O  U, `# d  `6 M│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
0 i$ n' d, T5 G: _│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
9 h# p  |; a; t0 G9 O3 \! f) H│  │  │          DAPSwDpProtocol.v
4 j% B! `/ y+ a) ^│  │  │          DAPSwDpSync.v
' B# R5 S' M/ r& a│  │  │          DAPSWJDP.v
9 U7 I4 f: y% i1 R4 r│  │  │          DAPSwjDpDefs.v
. F) I6 P% C4 B% ]. L│  │  │          DAPSwjWatcher.v
│  │  │         
) S9 f0 m" d% q0 |$ L& q4 h7 D3 P│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
4 d( q0 P  Q, J* H│  │  │         
: K% Z  i  O3 D6 |  c│  │  └─tbench
│  │      └─verilog
│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v
( G) \: D2 j! ^  n7 p│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
" R, `& L8 |+ y# l7 j  N, ]│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
│  │              CM3ValControl.v
4 u5 p$ L' h7 {8 P' L. }│  │              CM3ValDebugCore.v
│  │              CM3ValDualPortRAM.v
% b2 w4 `3 O3 N" ^3 ?6 m│  │              CM3ValDualPortWrapper.v
! r* u1 |* ~9 k2 _1 d6 _│  │              CM3ValETMTrickBox.v
# }) W! ?+ [* x9 r* w│  │              CM3ValHTMTrickBox.v
2 s9 s% ^/ Y2 B+ Z4 @- E1 V│  │              CM3ValIRQGenerator1.v
2 [9 N4 ~- X8 P" r9 I6 G/ S│  │              CM3ValIRQGenerator2.v
8 ]8 y0 V7 |' B│  │              CM3ValJtagTrickBox.v
, C, ^$ F* X' s; o" h+ V5 s, _, h% ]│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
9 i3 T$ c/ Y; p0 D0 A0 [│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
7 ?8 Z3 d" o" Y6 n│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
; b9 a- \% `- t1 A9 q│  │              CM3ValTraceOutput.v
5 D+ i0 \9 \  {0 p7 J: Y│  │              CM3ValTraceSync.v

6 D5 B5 i) v  G4 ~│      │  │  exclude_list.sc_waitstate
- f. ?( [0 }$ G! V
* d, L1 D/ r4 H5 F4 R7 E            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
8 w5 G# `$ f9 x) W* W" B2 A" E            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
6 z% m  v% S" _7 l            │      │  
- A- Y: L* A2 c, T- h5 i+ B            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
            │              cells_1.geo
: u2 T1 q; T3 h4 {$ @8 @            │              cells_1.pwr
4 W+ }% X$ ^" f8 }6 o            │              index.cli
            │              README.TXT
            │              rulesets
            │              VERSION.TXT
            │              vias_1.geo
, t  w6 j  k' u            │              
& ^" y# O) j' t! p% h9 K- h            └─tsmc
, o6 y4 Z- `! @$ I1 B4 |                └─t-n90-lo-sp-002-f1_1_6a_20060914
                    └─6X2Z
                            corner.defs

mdtjason

回復 1# sinoicboy
  N# Q9 z7 d! a( S& M2 Z0 u

    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``