ARM Cortex-M0 r0p0-03rel2

sinoicboy

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
8 E- w0 }% E. M  o" Z$ d4 n│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
* G) o6 q3 p  q+ E│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
3 O* ?# z' Y- v, X. `│      └─graphics
├─implementation
│  └─vectors
0 n* i, k: [) x1 G2 a│      ├─CORTEXM0IMP
│      │  ├─crf
│      │  ├─srpg
/ _# [- S7 R- e0 s+ n│      │  └─tbench
0 I9 T+ `. I! d& b│      │      └─logs
1 N! F& [6 G- L6 D( S│      ├─CORTEXM0INTEGRATIONIMP
$ A2 x0 R) a. y7 s│      │  ├─crf
│      │  ├─srpg
" [* w# d4 W. X7 [/ m│      │  └─tbench
2 T! X' O2 w6 H+ C/ J│      │      └─logs
4 a3 ~( l7 l, ?; m6 O: e# M# {3 d( [│      └─tools
' u9 X, M; N& Y│          └─VerilogCrf
├─integration_kit
+ b1 n( F  w7 [1 f/ f* Y, U% f│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
│  └─validation
' b' }/ S( P: k' ^5 n6 p: s8 @% J│      ├─glogs
│      ├─logs
  U* K8 Q; |6 I6 i4 \0 O│      ├─mdk
  h5 y7 ^0 V" W│      ├─srpg
' |/ Q- h1 k1 s  \+ r│      ├─tests
8 P$ L7 {* H7 Y! K│      │  └─CMSIS
│      │      └─Core
0 I% v$ P, j% a$ i│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
├─ipxact
│  ├─busdefs
% e/ r2 o3 Q# S" H8 o│  │  ├─amba.com
│  │  │  └─AMBA3
│  │  └─arm.com
1 A% [) \: b8 @2 C4 F" |5 `│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
% Q! s% p" _8 O" B# j│  │      └─Cortex-M0
$ P# q4 y  X8 e) V' m│  │          └─rtl
. C4 _. m( K- O7 V% ^+ `6 b│  └─components
│      └─arm.com
│          └─Cortex-M0
+ @5 E7 ^# }2 z5 D└─logical
    ├─cortexm0
    │  └─verilog
9 d0 V* u6 S4 b( i    ├─cortexm0_dap
6 O- N" ~/ k; M/ E    │  └─verilog
    ├─cortexm0_integration
+ t. _+ y, T0 L/ z+ b0 W8 {    │  └─verilog
    ├─models
    │  ├─cells
& o. l: ~9 A$ y6 ~$ Z& p    │  ├─cpf
# |" f3 R: L" l& N6 E    │  ├─upf
    │  └─wrappers
    └─ualdis
4 T: i1 C4 _; d5 c        └─verilog