ldo電路模擬psrr所遇到的問題

ziv0819

如圖：
1 X* u7 v$ {: H# b/ _7 ~' e
4 o6 T- H$ ?+ I8 d; S. R" h! \模擬的電路為一最基本型的ldo電路
外掛電容1u~外掛esr電阻1歐姆
, H; j6 B* G9 a+ h沒有使用其它的補償方式！
到底是什麼原因造成高頻時又會折回來的狀況？？
看其它論文模提ldo的psrr時也不會像我這樣折回來！
有大大可以幫我解答嗎？感恩！

ziv0819

目前在allen的書上有看到討論op的psrr
高頻會折回來的現象是因為
6 l  ^/ F5 Q# u, H/ @6 A在計算transfer function的時候出現一個pole二個zero
所以這種現象是正常的~
只是我想不通~高頻的什麼物理現象會讓他可以折回來？
' {* w. ~4 [; B讓psrr在高頻時又變好

billlin

你可以參閱這篇rincan-mora的paper,大意是說PSRR有一個pole與兩個zero,
. |5 Q# i0 C3 o5 a+ m. x1 v一個pole是放大器的主pole(dominato-pole)
4 S6 v" q, D: u& t5 t4 i一個zero是放大器的頻寬(UGBW)
8 Y6 P( I) }/ [* R( {8 y一個zero是放大器的第二個pole(Pole2)
5 n* L% M: m& d所以PSRR會到主pole時變差,到UGBW的頻率時要開使變好,到pole2後又下去.(PSRR又變好)

lu8169

外掛esr電阻1歐姆太大囉,正常5~30m歐姆

ziv0819

嗯~大大給的paper之前有看過~感謝！
( J. x  p1 |: ~- T6 m! T1歐姆真的很大~只是用來直接穩定ldo
' l) s6 s% @& S! s% O正常模擬確實如大大說的不能用這樣的阻值！