|
商周出版一本書: π型人:職場必勝成功術,,
* m; c( D. ~) x& e7 A裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」
1 l. K- q* W: ^7 i; @5 U9 f% [' V7 ?( X
在IC Layout世界裡, 小弟的解釋為:
- _8 L2 s$ S) Q! `IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..), d; I, B9 W& u
另外再學習和本身工作的前、後,也就是上下游相關的知識.! J) M' N8 v( d% j( B- S# w+ q$ q
例如:IC設計和 晶圓製程或 CP測試. L% }2 l- t! j/ F
% `8 Z6 f! m9 v, S6 R' i9 f+ w. h(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?) 6 w& u5 @/ {. s: [, w4 a9 P
隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,1 m# k T( W: T' x3 q4 z
. r7 c2 E( D. T) _+ ]3 w; N+ a0 |
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,& p% u. n% o) O3 _% d
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,5 u& A* M, I8 U
而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
- b& I( g5 j' u4 b當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)( j$ j6 @* K* H
! w; J$ ~. ~) Z# d% H! A& O9 m
所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
" w7 z/ [ O9 f: [, b! M- b5 O必然可以脫離 「像是在 做工ㄉ感覺得,, 」( g4 ^) q% J& c; P! l' Q
2 q; k% X# Y o" U
共勉之~ |
|