|
商周出版一本書: π型人:職場必勝成功術,,
2 X% y$ b o9 k& T裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」3 `6 L4 {$ A4 b0 K, l# g
& ], h$ Q$ V9 f/ L. l; `; J& F9 E |- G
在IC Layout世界裡, 小弟的解釋為: # V3 e2 `3 ]( ^7 p) p# Z
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)5 S4 E! Z D2 B) N% s+ g4 A* N) J
另外再學習和本身工作的前、後,也就是上下游相關的知識.
% c5 U7 y% j I例如:IC設計和 晶圓製程或 CP測試. \$ E8 H1 u) j9 V1 o9 j
$ z) H( k2 A9 y0 `
(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
4 _ o- Z/ X: t, `( G0 o1 s# F) O隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
1 E. {/ B+ d6 M6 _; x; Z* ?" z. Z4 c5 Y# n8 \+ g* }' w0 _
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
/ q/ P4 E& L; }' D1 }; P0 _! t學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,+ X% m7 I8 @3 A# ^+ y5 h; m
而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化! }/ V7 k/ ?5 r: J# m
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
, `4 I- K. K+ o7 {8 `
' I r7 k P" m- u7 ?9 g所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
" C% Y+ u F, P# s必然可以脫離 「像是在 做工ㄉ感覺得,, 」
3 ~- _6 s* _1 a# I
* M1 \. E3 K$ h) M& z4 l" D共勉之~ |
|