請教前輩們有關 Pipeline ADC 的問題

naliga

想要請教前輩們有關 Pipeline ADC 的問題
9 I9 m  x/ \  x; Z6 }- {) jADC  每一級為 1.5 bit 的架構做 calibration
: q) i! a$ Q4 ], e4 {, `6 L. [晶片下線回來量測，就結果來看
在某些特定的 stage 會有很大的 offset
; {0 @& z2 K0 I9 N' ?8 G- m( Y造成嚴重的 missing code
! J1 H  }; [. a0 }有的 chip 發生在第一級 有的 chip 發生在第三級
想不透的是，因為有 1.5 bit 的補償
理論上應該可以抵抗約 +/- 150 mv 的 offset
) a/ [, u1 ]; J8 M0 q一直找不到可能掛掉的地方
: }# s( Y: A2 O! U* F$ r# R0 e, y% T想請前輩們給一些方向及意見，感謝

lchuang

==================================================

有的 chip 發生在第一級 有的 chip 發生在第三級

想不透的是，因為有 1.5 bit 的補償
5 C; t; C7 H3 g! V2 h1 a( D* ~
理論上應該可以抵抗約 +/- 150 mv 的 offset

==================================================

) o, T% s; Q+ @/ r8 _7 C' ^以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了，
9 r, i! J- b4 }3 U9 h
所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~

9 ?: S9 Q8 h4 H另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)，

: `/ Z. \! U2 M3 D& e0 V8 U那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................
& L3 N8 m, J0 w& G
所以你可以先提供一下你的ADC規格，大致才會知道這個ADC的關鍵在哪........
3 v2 b3 `) {7 G! p5 Z- W# O3 ~
至於你所謂的miss code會發生在第幾級......其實以pipeline來說，只要第一級毀掉....

後面的幾級我想都不會好到哪裡去........

所以pipeline的第一級OP是最重要的，你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~

1 u1 V. ~- Z* G! ~# ]Good luck

naliga

Dear Ichuang 大大
+ `) r  d, m4 G9 K' U不好意思，請問您指的 OP 是指 Reside 上的 OP 嗎？
6 N2 X3 [' B5 w積分器的 OP 我有 check 過 error 穩定時的 error 有小於 1/2 lsb
所以我才會傾向懷疑是 comparator 的問題
: }1 k6 ^+ O8 n& S
當然，若第一級輸入的訊號有問題，後面的數值都沒有參考意義
因為不會貼圖，我用文字說明一下我目前的量測結果
! j" `; T, c6 i6 ?ADC 為 10BIT Swing 為 1v Common Voltage = 1.4v
我輸入一個 ramp 得到的結果為
Ideal Code : 1,2,3,4,5.......126,127,128,129......158,159,160.......255,256,257....286,287..
0 z- q9 C- c9 p: ?5 C4 v實際輸出       ： 1,2,3,4,5.......126,127,127,127......127,159,160.......255,255,255....255,287..
此現象會重覆出現在 127, 255, 383,511,639,767,895 等 level
因此懷疑是第三級的比較器出問題
8 ]! h5 ~# P- L9 S; u+ H- v- C- i- ]" K不過每一級的比較器電路和 layout 都相同
; Z7 b+ `, Z$ R8 v. N6 K若單單發生在某一級又很令我困惑
; H8 m+ G# _2 G, E( f; ?  k所以想請求大大們給予一些方向找答案，謝謝

lchuang

你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~

建議你先關掉Calibration功能，再看看有沒有missing code~~~

你也可以用Digital code反推一下你的輸入電壓，
. l* [) M; _" j3 R# m, Y3 C
' {" X, C: Z$ ?0 _8 l可以先算出輸入電壓是多少會發生，在我的想法我會想到
2 ^& Y4 Q/ X4 H6 H. D' e3 b
; M& U2 }0 d9 f+ y8 `; n127===>0001111111

+ \) `" u0 }+ P! h/ s) A$ N255===>0011111111

& i; r7 V8 \. N2 I( \* G2 E383===>0101111111
0 b; E& {) l) @( l' D
......etc
5 G! u$ E, \3 F) Z. W% D
1 M! D6 o' _0 H你是前四bit做Calibration嗎????建議你去看一下Calibration.....

# R& B5 ^$ G, v3 U# j) t0 o另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????
, }4 ]. x  y# O5 r! m9 F2 q
0 r& t; X" k4 I( V% w1 Y因為Calibration是屬於數位電路部份，
0 y* p: ?  I; g8 o- T# q2 |
所以你可以透過verilog sim來驗證一下你的數位部份，

但是你要針對ADC部份寫behavior model來驗證會比較快~~~~
/ U# E+ ?9 R) n1 N7 A
Good luck

lchuang

剛剛手算一下，missing code會發生在輸入電壓為：

( h1 G3 \- D. i, u! M0.125~0.155
, {" z, [% ~' P! F$ S+ D5 N
0.25~0.28

  A% M! W' `3 A! k; K* ]+ ?0.375~0.405

0.5~0.53
& `" Y9 n5 O& u/ X2 k6 S$ a
0.625~0.655

5 J5 v+ L) P/ J2 x% L, d0.75~0.78
- S* q6 Y9 A. [
0.875~0.905

9 p( {3 Q% Q8 Z" u你先往這方面去跑一下模擬~~~~

應該可以還原一些~~~~

billtc1234

似乎是OP 提早飽和掉了,可能是比較器offset太大或residue gain >2 造成.
比較器的offset 是隨機的(random distribution) ,即使layout相同,但offset 不可能相同.
5 ~( a+ @, f" w* r0 E' W" n可以試著加入Voltage source 進入 ADC 的比較器input 端當offset 模擬看看.