電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
2 M1 b  ?/ `% @5 M0 F工作地点：深圳

主要职责：   
1 N+ [! a8 w% Z3 b2 g: }, o1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
$ _. \' M; \6 t! @' t9 L; E2. 8年以上直接的从事集成电路芯片版图设计工作经验   
& Y- O& e7 C$ i; v0 R3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
9 F0 m! o* }4 G2 b& E* A公      司：A famous IC company
  p" k* ~% Z( [/ t$ m+ J/ y) J+ @  K工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
0 f, C! k* B) e! KEssential Job Functions/Accountabilities:
: b+ j: B0 U1 f* e$ nMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
# t- w6 ^* o( c9 W. C( }
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
1 s7 b! S8 T) p5 kStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
, y" v6 c0 F/ L+ L& S) iKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

: U0 q9 c/ y/ A5 x9 E' s职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
: R! C$ m3 V+ P' ~6 g+ s
& u2 V, N9 k7 k* ?) L职位要求:
/ X$ F% m: C& ]! }1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
* J, P' W3 N3 d- k7 o; f4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
- U1 n3 A% p4 T" j: ]/ \0 i6. 学历本科或以上
8 f. z9 t3 X" I7. 两年后端工作经验