電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
工作地点：深圳
7 o; ~% I4 u* L' i$ {$ g% [
主要职责：   
7 p% h2 q9 s- z4 \& k1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
$ _+ C% ^  y  |8 j3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片
6 W. s7 t& l0 E" x
招聘要求：   
) N( T5 C" j* C1. 硕士以上学历，能够读写英文   
; Z0 z' a6 e9 E$ u6 L8 F2. 8年以上直接的从事集成电路芯片版图设计工作经验   
" P0 H! d% ?7 M  ^- h3. 熟悉模拟电路，对射频电路有一定了解者优先   
9 @3 V! Z7 B' E4 k9 z5 d4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
8 n0 f6 N! b0 y  y5 Z) I. D0 b" g公      司：A famous IC company
工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
1 p  w6 X, x/ GMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
! o% X: k# h7 ]
7 b* I) J. ^* F8 w1 Q0 DMinimum Requirements/Qualifications:
3 a6 l# M1 O9 D% ~4 qProficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
: ^6 M+ j$ o% i  O- B" Z5 MExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
5 l" M8 a7 J- @1 }+ |Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
. S7 u/ U7 _- t% \/ }公      司：A famous IC company
' R$ O% D  J( C工作地点：苏州
( L8 L% y7 h* t5 r% o& H1 [$ f# y
8 }9 ]; Y% g! u6 n6 h4 ]/ V- J$ t职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
+ X9 V; t" k/ D3 A
职位要求:
: ]$ A# \! [1 w) h6 n1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
5 w* m( ~2 H! a; F3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
. u0 \. G# X3 i  X4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
/ M) _" T- d5 M6. 学历本科或以上
/ v0 }2 S5 V/ Y- b5 T3 H, U6 X7. 两年后端工作经验