電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

数字版图工程师
1 k  O* Q3 M! X公      司：A famous IC company
工作地点：苏州
6 y( e+ s6 {) g: Q! S" p# }
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

  o+ g" u+ T! ~! ~2 n5 F: O职位要求:
8 Y( M4 B; d1 k! H) O" ^1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
% z4 V  H; F1 L: y2 F, g) A, n4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
3 P4 `; `$ [4 w& ]8 p6. 学历本科或以上
7. 两年后端工作经验

ranica

Software Engineer-几何图形处理
+ k& d& Z. y: q5 S0 J1 p8 N% o7 @' e( n* ~公      司：A famous IC company
. B# q( D; `4 K工作地点：北京
; r: O8 @' _! Y" X, h& w
( i& F; t& d) t+ P! bPosition Summary:  
6 @- @. T) [+ \  _- {2 V, JSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
. m) \3 V3 k9 v7 U$ j- Z3 y+ `5 x# |0 lMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

% Z2 O4 I! L6 R" L( \8 f4 I" ZMinimum Requirements/Qualifications:
6 v5 H9 o# b9 ^Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
! r# h+ E9 U# V  BStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
% ^. ?( A4 Q6 o5 K  \9 QExperience in tcl/perl and Linux shell scripting is a plus

ranica

公      司：A global PC leading enterprise
工作地点：深圳

( o3 ?/ |3 o2 H8 P  w2 f主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
# U" C% A* V' |3 {2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
: g! x2 Y6 L$ s5 S& I0 q3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片
5 q) p% W3 W5 |" b- n7 J4 Q: o
招聘要求：   
5 n- d* ?) I2 D0 }7 J3 q1. 硕士以上学历，能够读写英文   
$ Z# g; n$ Z2 P- L) ?6 ]8 j) O2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力