電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
工作地点：深圳

主要职责：   
) J4 z. S) z- Q0 M1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
' b9 `4 r4 f: y- d2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
( s+ _& D2 u2 Y- D4.能够独立完成数据库的转换、协助有关部门进行流片
6 s1 _2 m3 }! O- i% k, k( m
, Y+ m. D" n! c1 b* Z! i4 N% C招聘要求：   
1. 硕士以上学历，能够读写英文   
) b5 L! O2 i: B4 @( V2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
5 T* ?1 e6 M2 K- G5 X/ p公      司：A famous IC company
$ j, m- |6 k+ t工作地点：北京

/ g. u  E) j4 g( @Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
6 R3 C, s9 r; }# S' `Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
: z: ?2 L8 l, R' _
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州
5 v2 ]+ ?6 H  f" z0 B
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
7 p, ?' O- L* ?$ L
职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
7 J% d( X, u9 d6 X2. 有数模混合芯片物理集成经验.
8 l1 J0 M  g3 r! F) C* `3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
) n$ B8 w4 D# v, Z1 K5. 积极主动,团结合作, 有独立解决问题的能力,
  ?7 o5 M: C5 D* z+ [7 n$ [; G6. 学历本科或以上
7. 两年后端工作经验