layout後的postsim探討內部電壓與電流一問

a7893657

請問各位大大：

小弟最近有一個問題，當大家都已經畫完layout後，常見都只是引出以top cell為block所需的輸入、輸出端測試腳，
3 H. Q' v! h6 N如果你想單純看某一點電壓或電流，除了最笨的方法，
  X, g0 H. l. C0 Q在top layout與schematic上鍵入想看的pin腳做LVS，最後再做一次PEX轉出postsim檔，
. [1 z% t  y: y2 O. @0 Z
4 ]% v% J' X3 }- W有辦法直接在postsim檔上做引出點嗎!?
9 p; b8 W( Z- I/ e' H===========================================================
, E8 |3 u' f/ K& U& C3 a舉例：
6 w) Z/ F0 L$ t; P( E1 N8 mpostsim檔：
mXINV_C1/MM1 N_XINV_C1/IN2_XINV_C1/MM1_d
+ N_XTG_COARSE/HTPD-_XINV_C1/MM1_g
: y& @. B' S) ~0 @! Q4 u' Y, r+ N_C_DVSS_XINV_C1/MM1_s N_C_DVSS_XTG_Coarse/XPC11/XINV_0/MM1_b
) q7 t1 a4 X$ g! _3 Y+ nch L=1.8e-07 W=2e-06 AD=9.6e-13 AS=1.00286e-12 PD=4.96e-06 PS=3.44e-06
+ NRD=0.24 NRS=0.250714

7 W; C0 j( r* z! S. M6 A+ wanalysis檔：
2 q4 w% \) L/ z+ Q4 e.probe I(mXINV_C1/MM1)
1 S. N  S1 a: p  G6 L9 c+ q8 g.print I(mXINV_C1/MM1)
===========================================================
+ Z; i+ `8 @; I3 @. \但實際上，我這麼作並沒有甚麼效果，是我指令有問題，還是最笨的方法其實是最聰明的作法....!?

lchuang

你可以換個角度，當你Layout做完LVS後~~~~~

6 Q. w8 y  r( D5 ~. W9 g' E# \你在做Calibre PEX的時候，在"output"-->"Use names from 【Layout】"~~~~
- S# u: }% C  X  t/ y0 Z
不要去選"Schematic"，這樣是說抽PEX時候不需要再讓Layout與Schematic的pin腳做對應!!
+ Q2 o* Z0 \; x* V2 Z5 Z/ E
而是直接抽出你Layout上的Pin name，
* ?0 R+ `  \% n" Z5 ]6 D; a
5 l6 n7 g3 k/ R5 O) _這時候你要看哪幾點電壓就直接在Layout上打上Pin name就行囉~~~~

; y) Y9 Z7 Y" n" @1 t只是記住Post-sim的模擬檔記得要修改一下"元件子電路"的接腳順序~~~~~

Good luck