|
<转自sinovale dot com>关于天线效应我在<浅析集成电路中闩锁效应和天线效应>一文中有提到过。天线效应的产生粗略的讲就是金属表面积累的电荷过多,但又无法形成对地的放电通路,结果很有可能是对栅氧造成破坏。由于现代工艺尺寸越来越先进,沟道长度越来越小,antena的问题就越来越受重视。通常,我们通过金属跳线或者在poly-gate旁边放置足够面积的diode可以避免天线效应的发生。但是金属该往上跳还是往下跳呢?5 P% j( t+ @5 D7 c+ L$ i
1 o+ c1 G: P% _* C' G
Process- L7 \% _' P$ L$ |( M) \
' T) H1 u2 n5 X2 m* J: ^我们都知道fab在做mask的时候是从低层往高层做的。process在每一道工序都有诸如平坦化,隔离等,之后肯定会有静电泄放的操作。从这个角度来说,假如metal3过大有antena的问题,我们用metal4对其跳线。在做metal3的mask时,metal3实际上分开的,只有做到metal4的时候他们才会连起来,而到metal4时,metal3的表面电荷已经由于工艺过程减少很多了;而如果用metal2对其跳线,在做metal3时,metal2和metal3是会相连的,并没有起到减少电荷的作用。5 C, K7 j3 _3 A6 g( }2 {
W! Y. K6 a, V5 M5 e
栅氧漏电,尽管对功耗不利,但对天线效应是有利的。栅氧漏电可以防止电荷积累达到击穿。所以,实际上可以看到薄的栅氧较厚栅氧不易发生损坏,因为当栅氧变薄,漏电是指数上升的,而击穿电压是线性下降的。
3 Z1 x" l2 y: x. d0 j% M
" q7 @# }5 x9 V$ y+ t我常用的三个避免antena的方法
: I7 F. F2 ~) o, x# E* C
) O9 x* w5 l( q# X+ K) h1,跳线,而且最好是往上跳线. ~1 d: R, J* m; P9 Z
/ d% H2 t) Q, e/ u7 q7 S6 ]' Q0 Q/ I( r' @2,增加NAC diode
' N* _5 N5 _) E5 B+ h9 d
. u, T* J$ r! ~# N- ~1 J3,在信号线上加一组buffer,这个方法既可以规避antena,也可以为signal增加驱动/ X6 K+ A9 o3 t& P5 I2 h
7 ]4 }- R2 \3 R9 A6 {; eDRC+ u+ F/ c2 e+ N
9 [+ |8 |% Y3 B( z9 S7 G一般来说command file会定义检查是否antena metal连到gate-poly上,还有是否面积过大。解决方法我建议是在靠近gate-poly的地方断开metal用高层metal跳一下,当然这在drc中可能不太好查,所以drc一般规定在发生antena的metal上有一个N-diode(最好是close to gate)。( ~9 Z$ ^% m# S# C! n
' `& f1 Z. `+ N- a O2 B# H
<转自sinovale dot com>第一次发帖请大家海涵。 |
|