本帖最後由 a7893657 於 2011-6-1 08:19 PM 編輯 7 L7 x8 p, ]+ i # {- T) i2 c2 n1 Y1 u請問各位layout高手大大,7 I$ g% i, U9 i2 U0 Z
& B8 L1 g) O. |0 v1 D* q1.在layout中我們使用METAL層1um對應於電路中1mA,相對10um對應10mA嘛!?會因電流越大,METAL要有需而外的加寬嘛!? 9 |7 z O6 `! N4 j, P @9 ?; t$ i, P1 k' N
2.如果在一條走線上,它的通過電流為平均為1mA,對應應為1um的METAL,但如果現在走線的電流會因突波的問題而瞬間跳動0.5mA,哪這條走線是否需要上修正為1.5um呢!? ! b! x" X3 I" {7 s5 r5 T3 F* D. X5 y( @
3.如果現在我有一電流10mA要通過一走線,我可以先用線寬2um的METAL1做線長,再利用VIA將METAL1整條打通到METAL5,可否等效於一條線寬為10um的METAL1層呢!?
依我的觀點,針對第三個問題,從metal1到metal5這種做法是等效的,這是我持疑的地方。小弟在做layout半年的經驗與想法。& z- V n( U$ U2 ]9 D) y
因m1到m5中間有四種via,但在實際上總共有8個栓塞於metal介面之間,與四個鎢管,其阻值就存在了,2u的空間是可以打多少via,最多只有幾粒而以,從最上面通電流,流出的電流有多大就看其阻值有多少,因這需要製程廠人員才知道的狀況,數據是很好分析,但實際的物理狀況是layout無法分析的,& t' M% }% d- [& }5 }. g
,不知這個想法是否針對這個問題能夠幫忙到你。
本帖最後由 smilodon 於 2011-7-30 05:54 PM 編輯 " O! F; U* S `. J! B: U4 T8 Q- y
: S! i+ ~% a/ B
Basically you can find information in design rule about metal width versus current, 1um - 1mA is a conservative estimation. " t, f& d( i5 x/ V8 r; i2 I # \& [; J% S5 O4 l O9 W# aUsually I prefer a 10um width metal to five layer metal connected by vias, for fringe caps' and routing.