設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 10437|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好) b3 W8 [5 u+ I6 [" C) k  \0 ?

" j& V  A- G5 K9 X6 w! C, `我設計完一顆opa(cascode_opa)
( I7 l% h9 d0 O/ s) gpre_sim時，輸入端上方的主電流是40uA
# F- e, a+ }, l差動端電流各20uA2 N  }$ @9 W" P; |$ K2 u0 _, E
" r% F+ ]/ H% T. [- x; o
但是pro_sim後的主電流卻變只剩10uA! D2 {+ T0 b9 a3 y. O& I3 o5 {, F
差動端只有2.5uA0 G; [4 `% z3 c# v) f3 V* h
* ?3 ]9 Y9 @  p8 f
請問這是layout上的問題嗎?
* h: y$ j4 a# s0 W- m. wpo一張部份圖請教各位!
$ \1 @6 S7 X& ]- r) u9 k) u- b* q- e' a5 g  r9 H
下面是差動開關/ x" J1 d6 X5 t3 R" @' U: A
上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size* u0 `# x! K0 e0 J: ^8 W/ G, q
, w8 H! P% P$ m) }" J% t4 }2 v
有的話可以貼起來，小弟實力還不夠，
5 g7 ^3 H7 s2 j/ K9 z
+ r0 Z- y) z, `9 S  U- V需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...# D: W2 q# P1 m) b8 y2 |
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

9 c9 B9 n8 I5 \5 _8 a( R, Z
( W. F& o1 X8 _. q+ n; T% @7 P3 M4 r2 ^1 l% @

( R/ `7 P$ Y' M0 O  O9 h& M: ^- Y  V" Q! Y# h
6 P' ~" J9 }; s+ R
您好
/ \+ q: ?3 [. P2 k7 h: P: v; Q7 H. D- J: Z2 s; Y; r4 k' M* ?0 |
一開始沒有注意到我用到poly連
* \3 ]& J& k# m8 O/ J, q# i' x( y; b1 y. g
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!  t' R9 T: ]* Q4 {! @  ]
結果是一樣的~
/ l. j) c& k' e! N7 }% F0 Q; \
可以給個建議嗎?(應該不至於會差到這麼大)
. U- P: h# y, k. }/ E! x0 U$ O( C0 n; x0 L+ T3 e8 b6 F) u8 L  d
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
( m8 C) i- l3 p$ Y( p0 Y- O不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH8 _  _0 s9 q  G7 v, P
但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
/ w- C9 Y* |& e/ R+ f# O2 |) ?* T* E
以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering$ t$ x7 w) R, ]" Q  z
2 ^( F% q! ^6 X- L! z: ^
RD給我的觀念
* Z" K- K4 w6 U# q/ K  [; n% {8 L! p* N" k2 P$ b! u
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering, }0 E1 M; N# l# X
( f  m  W6 E5 }/ x' F
RD給我的觀念3 l  a, V/ I  @/ x5 s0 L1 P& m

  b! d2 ?, b! N( }: j, {& Z; ]->GATE不吃電# V- Z3 V- x+ H9 V, x9 x3 F* f
h2off0202 發表於 2011-5-9 05:18 PM
7 d/ d% I4 x7 J( i- ]8 W
: \4 C$ J$ d6 F, U3 q+ O
& b1 {* Q3 ~# i- I4 k, ]
您好
: y. x8 E+ o+ p8 z
; z9 r& o# b7 W' f所謂的不吃電是指不吃電流是吧?3 s% {. }- J( f/ J7 a
這個我清楚5 w) D  z  V6 w3 Z$ @  {- l
6 q- ]/ W" o5 ]" |3 @9 u
所以說再prosim時vdd就要加大來試嚕?
( I) R: ^% d" w1 R6 O5 g' x我試看看!
, w. k2 t4 s! A- w# z9 b4 B: `0 g- M
目前正改架構' q/ i. }8 c# M# R+ \$ L1 M
+ a" l9 Y1 R  ~7 `* U
謝謝您
9 F' I8 o+ T  o! o% _若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
# t$ j- W/ b& |* m, V. J; I0 e
* c; D' B! r/ A* U8 `& N+ L; g3 E* z( w4 ?$ ?: X

$ l7 }  V7 t, b( j, W' l
; i0 h& d& ~5 x2 O' {    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820 . b/ t3 n; G3 I+ K) Y% f

6 t3 Y4 Q6 N. e6 _* V" Y: [: M/ i
1 ^; s! p* N  o& c+ d    嗯，說真的，
% ~1 r9 `# d1 H' i1 \- V- m該要圍的地方沒圍，\: f1 D4 ^# P. p) L7 Z
重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
+ Z) |( w. k- l/ h) `* O( T電源供應量是否足夠，
' @. ^4 F9 v2 ]" ?+ P2 R5 b% B; r1 C$ g8 i4 q# F2 G
拿到的參考資料是多久之前的資料，
% W$ q4 z" {( ]* k3 L; {參考資料是否符合目前您所用的製程，
) r  t; O; N% }6 D
; `% v: N: H9 D& X; u& G* r對於目前使用的製程，所選用的材質參數是否有考慮進來。
! V' W0 ?# V& ]# y; k6 i+ A5 z' u. T- y  [" R6 I
請再付上您的電路圖。
7 Z' E* g7 v* `! I. g6 U. Y# b& p
0 O$ m1 c) J, }6 ?' n以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202 & ^! G6 l7 q3 H( Y% r' s9 y; L
3 E) Z4 F4 n8 h! F9 o7 h1 A
4 `2 ]( p( j8 B+ Q5 j
    您的講法有誤點，
/ A- _! @- U6 T4 e7 C
: S6 G: Z9 ~" A) d: sPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。/ t( u; q1 J% _4 z  C. z1 P0 z# W

/ x6 N9 u( F' q/ `4 w6 G: ?POLY電阻是會吃電的。+ j$ w3 }7 I% \$ w2 R; o8 d  N
6 e$ y+ ^% n/ ]+ l( S- r! v
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。. }( `% G7 U# y4 W- {3 `7 _  ~

/ B- E; o( }7 v0 E1 }; D9 ^4 ~! K) P吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
6 Z' J  w5 m# r' h1 ]% b. r' }; {) c! l+ E3 J9 C
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 $ I3 o% T9 i, i9 Q

/ o- ^5 v0 a9 f! w+ r+ p  d* q- V! g試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-22 04:52 PM , Processed in 0.175010 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表