設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 9595|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好
# w7 W1 \* _/ x0 C5 q+ z0 m/ S, ]4 l0 |3 Q
我設計完一顆opa(cascode_opa)9 R  q* V4 R# y! a! `7 B
pre_sim時，輸入端上方的主電流是40uA5 r4 n' m3 D. F4 f- }/ D
差動端電流各20uA( x9 V* G1 D' M( P
4 r% J! K: G- R- |/ ~6 x
但是pro_sim後的主電流卻變只剩10uA. r  o% }, F1 A7 ~* x
差動端只有2.5uA8 d  b$ Q5 q$ V- e% U: c& E1 B
5 [1 ?5 A- L; k+ Z& M
請問這是layout上的問題嗎?% q; f/ m+ g" ~; m
po一張部份圖請教各位!
3 N+ j% z2 @7 o! D/ X$ l! i% R1 B  D# K3 d* l0 W* x
下面是差動開關9 B; u( D" p# c6 D  e
上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size
3 a0 a& q( ?( p+ Q8 f2 F, k, u) i) \# y* W5 V( D, ]
有的話可以貼起來，小弟實力還不夠，
# V: \3 h1 l' ?9 \% A  o1 |) P/ q. K9 ~0 w% Z/ X- r7 H" b1 ~. ?7 m) K
需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...* l  X: k$ J6 T. n$ R1 O# b* L
ONLYFLYSKY 發表於 2011-5-6 06:37 PM
+ @8 A) |3 v2 S6 B
6 ~& \. G: ]: F  K+ I1 ~
: a. y2 G+ I& a3 U7 e( J9 R
2 `2 y) D" d: }

: p. v; V% r/ B& [. x; m
$ C2 [0 L: C5 ^9 D1 G您好) }, O/ T8 ?5 @, H
/ c; ?" Y6 @6 g- D7 u; U2 M
一開始沒有注意到我用到poly連
- K8 X- q7 |7 K9 r. w; K; E+ G. ~8 ~& G* w
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!' ~4 t; }# \- }6 b
結果是一樣的~4 e/ Z9 N( B& i1 a

* u3 V  s$ c: j可以給個建議嗎?(應該不至於會差到這麼大). O/ ]* K3 w; }7 f3 m( x3 C  z- g

. W( ^' G8 q8 |# ~4 P( e) x而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
5 \1 \# P$ r( ?* w; B- y: {不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH3 T' v7 F4 b0 n) X: ^$ H
但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處  C, X) c( w& z( Q: ^, w: V

! k2 O  e" T( F3 m, a以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering1 \  k; ], P. S# c8 t7 s+ y

5 e! \% ~- |; c3 mRD給我的觀念) U6 O; M/ F2 Q$ @9 ^2 W2 @" m
  i4 `; f  O" z& P
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
. ~- N4 U( k. ~6 b8 j/ H& F0 H% l
" c6 v& u6 B. ~7 ]0 o+ U) {RD給我的觀念6 r0 \+ L7 V/ `7 e9 @" o

9 x/ t( ~. a% t7 `# S% Z, o( q& g* W->GATE不吃電" e5 @4 \3 w9 ^% ]
h2off0202 發表於 2011-5-9 05:18 PM
$ f4 A6 `; [) |4 S% v, Z; i, A
) a2 y6 d0 g5 D' Y% C

2 Y- f9 x+ I+ _9 M您好
# [# W+ V" n& x4 W- t' f  h- X( E3 G7 h
所謂的不吃電是指不吃電流是吧?
' r& N4 M0 \( {這個我清楚, L9 J4 P+ H" V

3 ^0 L% ^. t# M; e. u6 s/ P, l所以說再prosim時vdd就要加大來試嚕?
( \% D: D6 ?! R; l' E) J) a5 l我試看看!
7 q  K/ ~( s4 a# j# ^) T
7 i; {8 `1 D% `+ M7 M; c# D3 k9 N5 J目前正改架構
! R) y# \( X- i
1 U1 E4 a' b) g. c, m1 K謝謝您
: T6 @# C& D& ], d' b) e若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
, p& \! Y9 d5 z. B. w" {4 s" T1 @% a0 f7 X0 ?& x# L& ^. Y

& N% I% d( D3 `0 y
, {1 o  q6 O& a2 N& {
1 q( S0 }8 s$ d& Y% t    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820 $ R" a7 x9 u( i2 L

% i! M* h0 t/ p7 i
% V2 o& v  X0 ?3 R9 S# S5 L    嗯，說真的，9 U0 O+ ]& W6 D
該要圍的地方沒圍，\
, N/ V1 p$ [& t重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，' {& c& I- C/ n1 n7 _
電源供應量是否足夠，6 M8 {3 O% p6 H. j
" z0 A0 h( @, w, M( W( ]4 ]
拿到的參考資料是多久之前的資料，
, X# R7 L1 T8 o6 B參考資料是否符合目前您所用的製程，
1 x- M( Z- x7 g% ]/ U9 o) u; B; F5 L5 r% N
對於目前使用的製程，所選用的材質參數是否有考慮進來。6 o2 R2 ^+ d3 |3 Y! u9 Z

$ |- R0 |3 c" D$ P請再付上您的電路圖。. G! `. M6 Q: G  \+ K* n

2 E* H2 _& `6 y以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202 - g3 r2 E9 I; A4 J& S+ f4 A
! X$ @: n& f* q
/ Q4 p% P6 b' g, H: ?
    您的講法有誤點，
/ B7 N- f+ o- I5 J3 }. }: P: j% J0 n) {3 f8 u+ r, R
POLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。' k3 c" P3 D* k  M2 z

' F6 Q6 v- s# q) kPOLY電阻是會吃電的。
, I& N% R2 ]4 e$ f, u  I2 b( u) d- ]9 I
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
2 k$ ?9 {, F. R. v) \1 T( r6 ^9 R" ?' {3 G
吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半, \: E9 w8 |/ q" l, _
$ h9 f, ~4 A: H1 y3 M8 m; o
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 5 t1 j( L" S1 W; i! Z1 |' x2 j
! u) Z; `5 k. O& ^
試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-30 01:40 AM , Processed in 0.130008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表