5/5 Low-Power Technical Seminar

tk02376

			活動類型: Seminar 活動日期: 05 May 2011 - 05 May 2011 9:30 AM 活動地點: 台北富邦人壽大樓地下二樓 會議廳 B ( 台北市敦化南路一段108號 ) 我要報名 »

/ `. Q( k$ V# v, i9 y% g

瞭解具體實現高生產力與高獲利力的低功耗晶片、SoC與系統的最新作法。在本次技術研討會中，Cadence低功耗專家們將分享其實務經驗，講解低功耗與能源效率設計的最新技術與方法，同時透過其他設計團隊之案例，了解如何成功運用Cadence低功耗解決方案，進而達成專案目標、使效能最佳化、降低成本以及紓解晶片功能與品質風險。

歡迎參與本次活動，並與Cadence低功耗專家以及客戶們交流，一起討論貴公司的挑戰並分享最佳實務。

! S0 ^; i0 B- A$ Q邀請對象:
- J- V3 O8 p4 V% m, A9 Z) y  e

·
" C  F* I- g0 B, c; [5 m9 ]邏輯設計、驗證與數位設計實現工程師與經理；系統設計師與主管

·
從事或運籌能源效率設計專案者

·
2 N& @! U8 z9 ]. z( R尋找當今所使用技術專業知識與生產驗證有效低功耗方法範例的業界同伴

! _. j; N) ^4 c" ]* R$ P

tk02376

您將獲得:
0 |" J0 e2 o7 f$ d" O4 _
透過Cadence低功耗專家與客戶們的觀察與實際經驗，探索在整個設計流程中管理功耗的各種方法。瞭解低功耗方法並以驗證有效晶片成功為基礎的各種建議，並學習如何有效地在貴公司現有設計環境中部署這些方法。


9:00am Arrival & Check In

1 p& T6 H$ D0 Q, `2 H9:30am Welcome

  Q3 Z6 B( D) G) \, g3 H9:40am Power issues & reduction techniques in various design types

10:00am Early architecture exploration & power estimation

~10:40am Break~
; [5 m7 i- s/ I. N2 f
10:50am Low power methodology Part 1: RTL design & verification


1 ?- w8 j2 E! Z/ A. |11:40pm Low power methodology Part 2: RTL synthesis
) q2 E2 Q5 F( w; d- b
~12:00pm Lunch~

4 X9 g1 H. p0 G/ i- p1:30pm Low power methodology Part 2 (continued): power estimation & test

' H  }0 x- b$ E1 A. f2:00pm Low power implementation Part 1: physical design
" U9 u! a9 F# f+ Z& c, g& m3 i
2:50pm Low power implementation Part 2: design closure & sign-off
6 o) |+ T3 y+ o. ]2 _. a' r, j: A
~3:30pm Wrap up