以.18製程下去劃~90奈米所出現的錯誤

ziv0819

2 o# s9 m- Q  s( z- e4 x! z

3 K5 J. ~+ c% k4 g0 j+ Y6 D不知道有沒有大大可以幫我解決的！
因為沒有製程說明書~
; G: B6 N- A3 }2 }而且之前畫.18都正常！
0 x' F+ |' M. M! B' G用同樣的方式加大元件距離還是出現了一堆錯誤！
# z* ^) ^4 r& l; g想請大大幫忙一下到底如何解除這些錯誤！
' \3 ~; A* p% y2 l謝謝大大了感恩！

motofatfat

把錯誤訊息貼出來看看
% Y1 a* c# M) I3 |/ F" V才知係瞎密錯誤
通常是 cont via 大小 不同
7 ~& S' [8 I: ~" R8 F大 metal 的 space 要比較大 等等

crystal_blue

Layout時所需的工具:

1.layout tool
1 t  o! u6 i. N3 v3 Y3 Z2.Design rule (跟process 有關)
: o6 D! c4 f$ V: Q7 J3.technology file (跟layer 設定有關)
4.LVS/DRC command file (跟layout 驗証有關)

狀況一:
不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西
+ g5 M: b1 u$ `1 W% y
: c( g' O9 i; }( N# N2 C因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因
* M) F& V1 A; F3 U0 i
: t5 u  v. [$ x為驗証一定會錯誤。
# c8 }9 d2 W* x. O
& v: ^% I( u1 n# o' Z, P狀況二:
7 o! o2 W( _4 m- ^' Y: E) d
  }5 S, n, h' x2 p如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因
! b' M/ v1 g. ~# P
為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer
1 |+ i" r4 G4 q2 {/ z0 Y
) F- n& \0 B) B8 n8 g的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的
7 x2 |( H- |  S( j) z' _2 V3 U
; ?. E+ O$ c: e5 O; n. l0 ~LVS/DRC command file能夠去認到對應的層。

, X0 n- ~" @! _( f" T# }Layout 要正確，最好備齊所需的工具。