同樣的ESD設計，爲什麽差別這麼大

cltong

使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
' ?6 |9 f! S4 g3 TESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。

: k) t% h0 n5 L' i6 V: {& J) ~; KEsd test summary:

8 A; @! O( f8 aESD TEST


PAD
! f' b2 ~) f) k& W( V6 B

alienwarejian

如訊號一開始進來先看到電阻，是會先死在電阻的

despair

有找到問題點麼??
9 u; [: R0 L, i/ ]1 ]! T
圖面看不清楚無從判斷，但就設計上來說看不出有哪邊有很大的問題，這個size要過4K應該也不難
. Q  b# n, P% n: j  h有的話可能者佈局時沒考慮清楚周圍device的影響，又或者整個ESD device擺置不妥
導致ESD turn on不均，在在都會導致整體ESD效能降低產生ESD damage

如果有找到問題點的話，記得多分享ㄡ

despair

LAG導致連發兩篇，自刪除內文

cltong

esd 更改了一版，终于过了4000v

ONLYFLYSKY

最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
而輸入是一定要加電阻的，且加到二極體後面，
* ?7 y9 O- h" Y; Y0 p* k如訊號一開始進來先看到電阻，是會先死在電阻的，

glacialwang

不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎

klim

對於input port,
若PAD沒串電阻, 就直接到gate,
6 U, A* [) Q4 h5 \/ u- d這是相當容易造成gate端燒燬,
給您做參考.

cltong

回復 16# spsun


. p$ e4 i9 k/ u    PCB上没有特殊处理

spsun

請問PCB design上 ESD保護原理

cltong

回復 14# jian1712
2 g$ z: `& G. R3 P

   
) N3 K$ P9 M2 ?8 `
  PAD layout & display file& technology file

jian1712

输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息

cltong

, I$ @4 J% a  N' }. D, {* ^
回復 12# jian1712
( P* b" V, D5 J, i

1 g/ B5 W0 t5 L    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。


1 ]8 N% u0 v; R1 q  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。

jian1712

输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd

cltong

csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。

jian1712

用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的

jian1712

按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧

cltong

回復 7# jian1712
3 Z7 C3 a4 z. z0 A' O5 y$ ^; W
" ], }5 R$ b) t+ x/ q5 [# P8 M
    是的，输出BUF直接代替保护。这样有问题吗？

jian1712

回復 6# cltong
( b6 g; i) [# y2 K$ n我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件

cltong

回復 5# jian1712

* m# Q4 D; h9 D/ `1 X, v$ u
3 C0 T" W& `* `" W