關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路

/ O: _# l% w' F) s- v6 d各位前輩有什麼訣竅嘛?

+ V2 ~8 [# |, G, t  h6 z畢竟很多偏壓電路 一開始不知道想採用哪一種
9 c/ i9 B% t) z) l5 O( I
能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法

小弟我不想只照著學長的例子直接拿來用

因為感覺那不會成為自己的東西!!

! Z/ _- V! R2 C8 e感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
: j* ^' e; f6 D* `建議先看一些analog design的教科書吧!!
Allen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
  w% f0 b& v0 u' I. T多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
然後再搭配start-up的電路
6 B/ L6 r. k5 `" C另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
基本上樓上各位前輩說的各種特性我都知道
$ h# C0 v6 V% b( A3 X5 _只是要如何把它切確的轉化成電路
我的意思是
假設今天我op共有7個mos疊接(3個p 4個nmos)
! ?- Y8 g' f+ v4 e2 ]: b那bias電路應該也有6個不同的電壓準位出來對吧?
(對應到同level的mos的gate端 扣掉input的mos)
' q  D$ H# U5 C  N那bias電路中應該有三個pmmos
一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
# j- b8 U# U2 V3 D+ }( W$ M- q9 u還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
像是此種架構性的問題~
非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
的差異跟目的是什麼?
還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
) U8 ~3 v" @- I; H' |op操作電壓範圍是多少? 此op有什麼特殊應用?
上面的東西可以在上面的人所推薦的書上找到.
2 g) ~8 S2 t9 Hbias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
$ ]- z) q4 [. Q* d; j; |一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章
9 b2 h/ `. G9 j" Z2 }/ r) l2 E' o
1 k" t* Z  l4 Y. e/ [: f: d4 W裡面有幾個基本偏壓電路
0 e- y* C# L- C7 G2 b* c' x
也許對你有幫助