請問電壓比較器

bernie820

請問有關電壓比較器的問題
3 j+ S2 n) y; Y6 F6 ]$ E+ j
% x- ~: ~; n5 p% B/ M是否兩輸入端皆可為非固定的電壓

! l8 n/ i$ W6 x5 U/ B看很多設計都是一端接dc的vref做判斷

但現在我的輸入端為兩個都會改變的電壓~

& _% w' u: }* [* ]那請問這樣要怎麼設計?~謝謝~
+ p! o7 b3 @  \4 j
我要拿這兩個電壓做比較~
0 P6 S4 c5 v4 |; T一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
8 G! \1 A  i, @4 I& o所以我的兩輸入判斷電壓是不固定的，
9 _! E; {& e. Q! s- s: o只要輸出>輸入結果會為high
3 x3 x- ~$ L7 ]0 l( f8 _然而輸出<輸入結果為會low
1 l# \+ \. y3 X% ?& N/ a不知道這樣行不行設計?

: g& q4 P/ A% _$ S, D1 a4 ?) k但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

bernie820

您的作法很矛盾....
' o& C- V5 _& ~3 C8 D+ e9 I+ o比較器是把OP用在開迴路狀態
2 D; ~0 N" {, P你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
' Z5 }4 I4 c- {6 X4 yjackrabbit 發表於 2011-1-6 05:02 PM

    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
) {- p& s6 M; X6 R而是最後一級輸出端會拉回來和比較器輸入電壓做比較
3 [, i+ |$ s' q( r3 U" ]
但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
6 X: w2 A( w7 V8 \% u可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計