請問電壓比較器

bernie820

請問有關電壓比較器的問題

4 c: e- N/ {" t7 {- k: E( E是否兩輸入端皆可為非固定的電壓

' ?  Y: @! j6 t- W看很多設計都是一端接dc的vref做判斷
& g; @% N* i4 F/ Q
3 K; w" |9 Q7 g" v, b0 ^但現在我的輸入端為兩個都會改變的電壓~

那請問這樣要怎麼設計?~謝謝~

我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
所以我的兩輸入判斷電壓是不固定的，
# D' c5 T+ K  A& Y' S8 h- n只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
不知道這樣行不行設計?
6 t8 Q) V$ u, _) i* y" F8 u4 W1 v
但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
- ^# D& s, D/ J* q+ |比較器是把OP用在開迴路狀態
8 I+ d8 c% h. Q2 l' b你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
9 {; y' S& n+ U" T; R3 I" z至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~

8 Z4 N+ e  G; ?, c把輸出端拉回到input是迴授系統(feedback)
8 i/ K' L# M/ m: |負迴授是一般所謂的OP, 最常用在voltage regulation
6 X2 L, {0 Z5 i' \你看到的input 一端給vref 另一端拉output回來就是!!
) e4 ]' O# }& C* ~3 ^7 i# A; n正迴授要不是output拉到always high or always low, 不然就有可能起振~
5 W0 E9 K* {3 X  R# v
9 [  z; u- c# J6 o! p如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
# u* B) ^8 Z5 G) Hjackrabbit 發表於 2011-1-6 05:02 PM

    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
7 t' x! l) m2 \' {$ i而是最後一級輸出端會拉回來和比較器輸入電壓做比較
  @# j5 {7 D1 a; C! P
但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
: J# A' q& x# o2 Y通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

0 q( K. s0 v* I' A7 ^要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
! W7 @% f" z6 P% z9 a1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。