請問電壓比較器

bernie820

請問有關電壓比較器的問題
1 p0 s9 h. ?4 K# z3 j
1 q: C- ]* q6 c8 R是否兩輸入端皆可為非固定的電壓
8 O0 @4 O8 w( q9 U9 u
% H, F8 {" E1 ~3 T看很多設計都是一端接dc的vref做判斷

但現在我的輸入端為兩個都會改變的電壓~

那請問這樣要怎麼設計?~謝謝~
5 A1 p1 f# U0 x; @9 }/ y' U
我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
不知道這樣行不行設計?
, g/ I6 T9 W# x! ]) u( H  g
但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
4 C; I! ~' T2 q$ b8 W. C' A* X比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
2 a6 q0 z/ b+ T% J" e2 i而且通常會有一個遲滯範圍, 來避免false trigger~
( M7 p8 m. [- ]; A& Y
4 f$ Y6 g: y7 q把輸出端拉回到input是迴授系統(feedback)
6 L2 y0 x) H6 I# Q9 y& u3 H負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~

% k" C" e1 u0 x2 H0 h如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
5 o; s& u9 `' h3 f比較器是把OP用在開迴路狀態
4 D4 B: n( m& r# A; J! Y7 X你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
3 x9 v2 I9 ]: Y& [5 \* o! ?5 Wjackrabbit 發表於 2011-1-6 05:02 PM

9 i  {9 I! _" v( N  [7 l
    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
而是最後一級輸出端會拉回來和比較器輸入電壓做比較
! _" y; O0 {- B' o! o. G
1 f% b" U/ p$ G) Z5 W% k但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
3 O& o) j3 k4 a9 z8 E) b( }通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

! P4 y6 w3 ]" m5 `* b8 o* \要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
: W1 d& M' {+ o) z. |
自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
5 X1 r' |7 b6 N- y2 U/ y1 e1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
5 a' ?5 x2 J  X; y# n4 V3 |2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。