請問電壓比較器

bernie820

請問有關電壓比較器的問題

" r4 I/ D, E, ~$ M$ G) ^6 l1 b是否兩輸入端皆可為非固定的電壓

看很多設計都是一端接dc的vref做判斷

但現在我的輸入端為兩個都會改變的電壓~

那請問這樣要怎麼設計?~謝謝~
5 y! M' L6 K( J
' R- r1 E+ D# S4 o) m3 N2 k4 C我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
0 l" k$ Q3 X1 g. D  w不知道這樣行不行設計?
" m4 l5 f, }3 E; z1 F' s* O8 p
但考慮到另一個問題，那兩個相等的時後是否也可為low
' w; Q* c4 ?! `, v% C但是兩個要相等好像也很困難吼!

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。

sky987

那不就是一般的 latch-type comparator
: u, r0 X) f- b/ Z3 s9 |( c通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND
/ F  a9 n9 ?9 w* V2 J0 H* Y
1 O# P. Q/ _3 y$ F9 t7 i要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

6 h; F9 F1 W, J自己搜尋看看囉

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
6 R" t2 F: E* Bjackrabbit 發表於 2011-1-6 05:02 PM

    嗯!您誤會我意思了~抱歉是我說的不清楚!
+ f0 e7 V3 X- X$ I, ~7 f. V% W. `* g我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
! J8 s; Q" C9 i; X& O7 Z而是最後一級輸出端會拉回來和比較器輸入電壓做比較
: C! ?: {3 t: R& Y" C
但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

jackrabbit

您的作法很矛盾....
# {* @+ d/ \9 h& e( z* S+ B比較器是把OP用在開迴路狀態
% \9 j" ]* ?3 ^' A% m你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
% K% G" P6 F# ?. [* z. B  {! K而且通常會有一個遲滯範圍, 來避免false trigger~
0 i- f" M8 |, w  K/ p* l* |
" w0 ?: n$ @8 A: q  }$ f把輸出端拉回到input是迴授系統(feedback)
負迴授是一般所謂的OP, 最常用在voltage regulation
3 p5 X: |+ M1 B5 R9 i( v8 C0 H$ z你看到的input 一端給vref 另一端拉output回來就是!!
! d# a& O1 w" Q% Y9 j3 D+ g正迴授要不是output拉到always high or always low, 不然就有可能起振~

如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!