OP settling time 測試

lewdster7497

1 I6 U& N0 j/ `- j- f% A各位高手 , 想問一下 有關全差動OP 測試settling time


3 i2 Z$ l4 G8 O2 n
1 M, Z  m% [& w% N" O# c. I
這是OP 開迴路增益為93dB   PM 約70度   cload 1p


若是按照著找到的文獻 所模擬的settling time 如下


! a7 Y" g  ?, x! Y7 K; n$ J) x
8 t. ^- d) e7 A/ C
所測試的settling time 輸出卻震盪了
. h+ E: Y6 Q' M& B: r9 Z
9 x1 s; d6 k" `' o- V0 c這是用在pipeline ADC 中的OP

pipeline ADC 也是做得零零落落

想問高手有人知道嗎??      有人可以指導一下嗎  ??

lewdster7497

各位高手 , 想問一下 有關全差動OP 測試settling time

* g& A. M2 |/ `


這是OP 開迴路增益為93dB   PM 約70度   cload  ...
& x6 ?& m3 z7 t2 a+ Q2 E, alewdster7497 發表於 2010-12-20 03:49 PM

- D- w( @/ L4 Y* [" u: V$ ?
; ]. ^1 ~0 S( G% H
發現有點錯誤    接成正回授了


$ l$ F8 y! l, M/ n% Q  t: ]更正後如圖      settling time 感覺還是怪怪的

$ h: E8 _+ }/ @, X6 p4 H9 H7 O* T討論結果是  OP輸入端沒有電壓
7 Q' J6 o0 c1 u7 H) k
& l1 B% S8 U- b: A. L若是OP輸入端給 VDC    那輸出電壓又會被限制住

要如何測SETTLING TIME 呢?