latch up

YuanII

我想請問各位大大，
8 L* ~3 A- _' _3 @+ t! B8 D在LAYOUT時會做哪些技巧來防止latch up發生??

szona44250

$ g0 @  [+ j1 k- [: ^7 O權限不夠看不到 !
來鑽積分

huangleelung

以layout來說，guard ring圍好圍滿，PNMOS距離拉開

CrisWu0966

權限不夠看不到 來鑽積分

CrisWu0966

% {, t( S" M/ _- ?權限不夠看不到 來鑽積分

CrisWu0966

權限不夠看不到 !
- z& G! D8 a! k  ~* j來鑽積分

woga668

! B6 y5 N; \& k4 [4 M9 |權限不夠看不到
來鑽積分

mongojoba

好想看無奈權限不夠
) {: ?8 X1 {+ R/ C" F! V9 @謝謝分享

scorpiolibra34

權限不夠看不到 !
來鑽積分

mayday2517

權限不夠
# Q2 R: G8 P5 S+ X* L: |好想知道內容QQ

jikeey

權限不夠高
鬱悶QQ
) q, [3 P8 [9 a9 T; A7 ]9 W4 a好想看喔

bbok7979

太好了，感謝大大解惑壓
感恩~~~

blackcorrupt

也很想知道除了這兩種方法以外, 還有其它作法可以降低寄生電阻嗎?

blackcorrupt

希望可以看到除了加ground ring 及拉開距離之外的方式

mrj0702

遺憾，權現不足。
但也從先進的回應中，學到一些東西，謝謝。

( _5 `7 o9 o. X' d- @; @+ a小弟是初學，也許提出很笨的疑問，但還是想請教先進們：
+ Z6 \7 d7 Y; J
6 {! H' O% q  ]/ L. ^說然說拉開距離是依照自己的需求來決定，不過不知道先進們拉開距離覺得如何最洽當？
是越開越好嗎？小弟猜測應該是有個極限距離吧。

mousesrx

積分不足看不到......
不過還是感謝大大的提供

dee20645

才二兵看不到內容
5 Y: x& i. }8 f! E7 W先謝謝提供連結點的大大

Rexcchao

不清楚一些部分
如果我是LAY OP第一級  是否要考量LATCHUP 問題
# p! @& L# \# p9 [
4 i. ]# c6 @! g" U- A而把PN MOS距離拉遠  這樣缺點是會使訊號線拉長照成MIS MATCH機會上升
) H# r* [% R2 @9 H' h
1 v3 X; m) R! s( Z如果mismatch 為首要考量的話，我應該怎模作呢??

sxb841018

都讲得挺好啊，不过都在重复哦！！！！！！

dabing

权限受限
: P$ k2 w% B" [1 d# r* _9 \不过无法阅读的可以参考the art of analog layout，现在的fab都提供latch up防范的方法，同种工艺基本上都一样
- m  r* }. ^# s0 J我的理解是，先要理解为什么会发生latchup，之后怎么做就清楚了